一、邏輯製程

1987年成立之初，台積電自台灣工研院轉移3.5μm及2.0μm製程技術。

1988年，台積電在成立短短一年後，成功開發1.5μm製程技術，並陸續成功開發1.2μm、1.0μm、0.8μm、0.6μm、0.5μm、0.3μm及0.25μm製程技術。

1999年，台積電領先全球推出第一個0.18μm低耗電製程技術。之後，從0.13μm、90nm、65nm、40nm、28nm、20nm、16/12nm，一直到今日最先進的10nm及7nm製程技術，台積公司都持續領先，並創下許多傲人的紀錄。

此外，台積電擁有業界最完備的超低耗電技術平台，涵蓋0.18μm到16nm FinFET的超低耗電製程，以滿足物聯網及穿戴式裝置市場多樣化的需求與創新。相較於前一代的低耗電製程，台積電的16nm超低耗電製程能夠進一步降低工作電壓達20~30%，以減少動態與靜態功耗，同時大幅延長物聯網及穿戴式產品電池的使用壽命達2~10倍。

2018年，台積電成功量產7nm鰭式場效晶體（7nm FinFET，N7）技術，此一技術是台積電量產速度最快的技術之一，並同時針對行動運算應用及高效能運算元件提供最佳化的製程。

2019年，台積電更進一步強化領先業界的7nm技術，推出6nm技術（N6）。N6技術自2020年進入量產以來，廣泛應用於手機、高效能運算，以及消費性電子產品。

2020年，台積電領先業界量產 5nm鰭式場效電晶體（5nm FinFET, N5）技術，協助客戶實現智能型手機及高效能運算等產品的創新。此一技術是台積電繼7nm FinFET強效版（N7+）之後第二代使用極紫外光（EUV）技術的製程。

2022年，台積電成功大量量產3nm鰭式場效電晶體（3nm FinFET，N3）製程技術。N3為業界最先進的半導體邏輯製程技術，具備最佳的效能、功耗及面積（PPA），是繼5nm（N5）製程技術之後的另一個全世代製程。而在N3製程技術之後，台積電推出支援更佳功耗、效能與密度的強化版N3E及N3P製程。

此外，台積電2nm（N2）技術開發依照計畫進行並且有良好的進展。N2技術採用領先的奈米片電晶體結構，其效能及功耗效率皆提升一個世代，以滿足節能運算日益增加的需求。

二、特殊製程

1. ULP（超低功耗）技術

ULP技術提供超低漏電器件(ULL)、超低SRAM和低工作電壓解決方案。ULP技術包括40nm ULP(40ULP)、22nm ULL(22ULL)和鰭式場效應電晶體(FinFET)技術。

1. ULP工藝‌聚焦動態功耗最佳化，通過電壓調節和製程微縮（如22ULP相較28HPC面積減少10%，性能提升30%或功耗降低30%‌)，適用於對運算能效比敏感的場景。
2. ‌ULL工藝‌強調靜態漏電控制，通過電晶體結構最佳化降低待機功耗，延長電池續航時間，適用於長期待機或間歇性工作的裝置‌。

台積電通過ULP與ULL的組合，在成熟製程節點上建構了完整的低功耗解決方案。

2. BCD工藝

台積電的BCD工藝具有更高的整合度、更小的面積和更低的功耗，涵蓋從0.6μm到40nm的節點。

2023年，台積電繼續擴大其0.13μm和90nm BCD工藝，以滿足汽車電子和伺服器的需求，從而提高12英吋BCD技術的競爭力。

台積電40nm BCD工藝不僅相容超低功耗（ULP）工藝，還提供5~28V的電壓範圍，從而實現更多的電源管理晶片的應用。

此外，台積電正在開發世界上最先進的22nm BCD工藝，以更有效地降低功耗和晶片面積。

3. 高壓（HV）工藝

台積電的HV（High Voltage，高壓）工藝是其特色工藝體系的重要組成部分，主要服務於需要高電壓驅動的晶片場景，支援‌12V至60V及以上‌的高壓工作環境。

HV工藝主要基於‌28nm及以上成熟製程‌（如28nm、40nm、55nm），通過定製化最佳化實現高壓與低漏電的平衡。HV工藝可與其他特殊工藝（如eFlash嵌入式儲存、RF射頻模組）整合，滿足複雜SoC晶片的多樣化需求‌。

台積電HV工藝未來可能向‌更小節點（如16nm）‌遷移，通過FinFET或新型電晶體結構進一步降低功耗並提升整合密度。同時，與‌3D封裝技術‌結合，擴展在汽車電子、工業控制等領域的應用場景‌。

4. 混合訊號/射頻（MS/RF）工藝

台積電的MS/RF工藝是其面向通訊、物聯網及汽車電子等領域的核心解決方案，通過製程創新與整合技術實現高性能射頻與模擬電路的協同設計。

MS/RF工藝支援‌0.5µm至4nm全節點覆蓋‌，從成熟製程到先進FinFET節點均提供最佳化方案，例如4nm RF工藝已用於5G基帶晶片與毫米波前端模組‌。‌22nm/28nm節點‌針對物聯網與車規晶片最佳化，平衡性能、功耗與成本，適配低功耗感測器與車載通訊需求‌。

2023年，台積電繼續加強其射頻技術的開發，以提供最佳的性能/功耗/成本權衡解決方案：12FFC+射頻技術開始量產，應用於蜂窩射頻和lot無線連接產品。

台積電通過MS/RF工藝的持續迭代與生態協同，鞏固了在通訊與汽車電子領域的領先地位，其技術組合覆蓋從傳統射頻到前沿毫米波場景的全端需求‌。

5. 嵌入式快閃記憶體（eFlash）

非易失性儲存器（NVM）包括一次性可程式設計儲存器(OTP)、多次可程式設計儲存器(MTP)、快閃記憶體(Flash)，以及下一代磁性RAM(MRAM)和電阻性RAM(RRAM)。

台積電的嵌入式快閃記憶體技術範圍為0.5µm至40nm，並提供許多快閃記憶體IP選項，以滿足各種產品設計要求。台積電2018年出貨的嵌入式快閃記憶體晶圓總量在全球半導體行業排名第一。

傳統嵌入式快閃記憶體在20nm以下節點面臨漏電加劇、耐久性下降（典型擦寫壽命約1E5次）等問題，難以滿足AIoT裝置的高密度儲存需求‌。台積電正推動‌MRAM（磁阻儲存器）與RRAM（電阻儲存器）‌替代eFlash，例如22nm RRAM已用於Nordic Semiconductor的nRF54L SoC，實現更低功耗（靜態<1µA）與更高密度（17.5 bit/µm²）‌。

台積電正逐步將嵌入式儲存重心轉向‌MRAM/RRAM‌，以滿足AIoT與汽車電子對非易失性儲存的高性能需求。傳統eFlash將退守對成本敏感的中低端市場，形成“新型儲存+成熟eFlash”的分層技術矩陣‌。

6. CMOS圖像感測器（CIS）

台積電CIS工藝技術範圍為0.5µm至12nm，支援各種應用，包括智慧型手機攝影機、汽車、機器視覺、雲監控、醫療保健、PC攝影機、玩具等。

台積電22nm RF工藝被索尼用於生產高性能CIS晶片及圖像訊號處理器(ISP)，重點最佳化低光性能與高動態範圍(HDR)，支援AI應用的即時圖像處理需求‌。該工藝整合高密度邏輯電路與模擬模組，功耗較前代工藝降低20%，適配車載攝影機與消費電子領域‌。

台積電通過RFCMOS、BCD等特色工藝組合，強化CIS晶片的抗噪聲能力與訊號完整性，例如：RFCMOS工藝‌：提升車載CIS在複雜電磁環境下的穩定性，支援77GHz毫米波雷達協同工作‌；‌BCD工藝‌：整合電源管理模組，實現CIS晶片單晶片供電（1.8-5V寬電壓範圍），降低系統複雜度‌。

此外，台積電通過‌CoWoS封裝技術‌將CIS與邏輯晶片垂直堆疊，提升資料傳輸頻寬（達1TB/s），降低延遲40%，滿足自動駕駛即時圖像處理需求‌；與Arm合作開發專用ISP IP核，整合硬體加速器（如HDR合成引擎），使CIS晶片能效比提升30%，適配邊緣計算場景‌。

台積電將繼續加強CIS技術，並向下一代邁進，以進一步加強先進智慧型手機相機和汽車成像應用的能力。

7. MEMS技術

台積電MEMS技術基於‌CMOS-MEMS整合工藝‌，結合半導體製造與微機械加工能力，支援多類感測器（加速度計、陀螺儀、壓力感測器等）的規模化生產，其工藝覆蓋‌8英吋與12英吋晶圓‌，適配汽車、消費電子及醫療裝置需求‌。

台積電MEMS技術範圍為0.5µm至0.11µm，支援包括G-Sensors、陀螺儀、壓力表、微流體和生物基因 晶片在內的應用。

2011年，台積電推出了全球首款感測器SOC工藝技術。該技術包括互補金屬氧化物半導體(CMOS)和晶圓堆疊技術製造單片微機電系統(MEMS)。

2018年，台積電成功交付了全球首款CMOS MEMS（微機電系統）單片電容式氣壓計，該氣壓計對海拔變化的靈敏度高達5mm，封裝面積略小於1mm2，適用於各種系統應用，包括個人活動跟蹤和室內導航。

此外，台積電通過‌3D Fabric聯盟‌整合先進封裝技術（如CoWoS），實現MEMS晶片與邏輯晶片的3D堆疊，提升系統級能效與頻寬（達500Gbps）‌。

台積電通過‌CMOS-MEMS協同最佳化‌與‌先進封裝賦能‌，持續鞏固其在全球MEMS代工市場的領先地位，推動汽車電子、AIoT等領域的感知系統升級‌。 (半導體工藝技術)