半導體封裝的作用、製程與演變

前段時間有朋友要我寫寫關於先進封裝的東西，其實手頭跟封裝相關的資料還是蠻多的，可寫的內容也比較多，我們這篇文章就先介紹一下半導體封裝，主要參考海力士在官網的一篇科普文章，以及部分Yole的報告。

半導體封裝製程的四個等級

電子封裝技術與裝置的硬體結構有關。這些硬體結構包括主動元件（如半導體）和被動元件（如電阻器和電容器）。因此，電子封裝技術涵蓋的範圍較廣，可分為0級封裝至3級封裝等四個不同等級。下圖展示了半導體封裝製程的整個流程。首先是0級封裝，負責將晶圓切割出來；其次是1級封裝，本質上是晶片級封裝；接著是2級封裝，負責將晶片安裝到模組或電路卡上；最後是3級封裝，將附帶晶片和模組的電路卡安裝到系統板上。從廣義上講，整個工藝通常被稱為“封裝”或“裝配”。然而，在半導體產業，半導體封裝一般僅涉及晶圓切割和晶片級封裝製程。

主動元件：一種需要外部電源才能實現其特定功能的裝置，就像半導體記憶體或邏輯半導體。

被動元件：一種不具備放大或轉換電能等主動功能的裝置。

電容器（Capacitor）：一種儲存電荷並提供電容量的元件。

封裝通常以細間距球柵陣列（FBGA）或薄型小尺寸封裝（TSOP）的形式，如下圖所示。 FBGA封裝中的錫球和TSOP封裝中的引線分別充當引腳，使封裝的晶片能夠與外部元件之間實現電氣和機械連接。

錫（Solder）：一種低熔點金屬，可支援電氣和機械鍵結。

引線（Lead）：從電路或元件終端向外引出的導線，用於連接至電路板。

半導體封裝的作用

下圖展示了半導體封裝的四個主要作用，包括機械保護、電氣連接、機械連接和散熱。其中，半導體封裝的主要作用是透過將晶片和裝置密封在環氧樹脂模塑料（EMC）等封裝材料中，保護它們免受物理性和化學性損壞。儘管半導體晶片由數百個晶圓製程製成，用於實現各種功能，但主要材質是矽。矽像玻璃一樣，非常易碎。而透過眾多晶圓製程形成的結構同樣容易受到物理性和化學性損壞。因此，封裝材料對於保護晶片至關重要。

此外，半導體封裝可以實現從晶片到系統之間的電氣和機械連接。封裝透過晶片和系統之間的電氣連接來為晶片供電，同時為晶片提供訊號的輸入和輸出路徑。在機械連接方面，晶片需要可靠地連接至系統，以確保使用時晶片和系統之間連接良好。

同時，封裝需將半導體晶片和裝置產生的熱量迅速散發出去。在半導體產品工作過程中，電流通過電阻時會產生熱量。如上圖所示，半導體封裝將晶片完全地包裹了起來。如果半導體封裝無法有效散熱，則晶片可能會過熱，導致內部電晶體升溫過快而無法運作。因此，對於半導體封裝技術而言，有效散熱至關重要。隨著半導體產品的速度日益加快，功能日益增多，封裝的冷卻功能也變得越來越重要。

半導體封裝的發展趨勢

下圖概述了近年來半導體封裝技術的六大發展趨勢。分析這些趨勢有助於我們瞭解封裝技術如何不斷演變並行揮作用。

首先，由於散熱已成為封裝製程的重要因素，因此人們開發出了熱傳導6性能較好的材料和可有效散熱的封裝結構。

熱傳導：指在不涉及物質轉移的情況下，熱量從溫度較高的部位傳遞到相鄰溫度較低部位的過程。

可支援高速電訊號傳輸的封裝技術也成為了重要發展趨勢，因為封裝會限制半導體產品的速度。例如，將一個速度達每秒20千兆(Gbps) 的半導體晶片或裝置連接至僅支援每秒2千兆(Gbps) 的半導體封裝裝置時，系統感知到的半導體速度將為每秒2千兆(Gbps)。由於連接至系統的電氣通路是在封裝中建立，因此無論晶片的速度有多快，半導體產品的速度都會極大地受到封裝的影響。這意味著，在提高晶片速度的同時，也需要提升半導體封裝技術，進而提高傳輸速度。這尤其適用於人工智慧技術和5G無線通訊技術。有鑑於此，倒片封裝7和矽通孔（TSV）8等封裝技術應運而生，為高速電訊號傳輸提供支援。

倒片封裝（Flip Chip）：一種將凸點朝下安裝於基板上，將晶片與基板連接的互連技術。

矽通孔（TSV）：一種可完全穿過矽晶片或晶圓實現矽片堆疊的垂直互連通道。

另一個發展趨勢是三維半導體堆疊技術，它促進了半導體封裝領域的變革性發展。過去，一個封裝外殼內僅包含一個晶片，而如今可採用多晶片封裝（MCP）和系統級封裝（SiP）等技術，在一個封裝外殼內堆疊多個晶片。

系統級封裝（SiP）：一種將多個裝置整合在單一封裝體內構成一個系統的封裝技術。

封裝技術也呈現半導體元件小型化的發展趨勢，即縮小產品尺寸。隨著半導體產品逐漸被用於移動甚至穿戴產品，小型化成為客戶的重要需求。為了滿足這項需求，許多旨在縮小封裝尺寸的技術隨之而誕生。

此外，半導體產品正越來越多地應用於各種環境。除了健身房、辦公室或住宅等日常環境，熱帶雨林、極地地區、深海甚至太空等環境中也能見到半導體的身影。由於封裝的基本作用是保護半導體晶片和裝置，因此需要開發高度可靠的封裝技術，確保半導體產品在此類極端環境下也能正常運作。

最後，由於半導體封裝是最終產品，封裝技術不僅要實現預期功能，還要具有較低的製造成本。

除了上述旨在推動封裝技術特定作用的發展趨勢，促使封裝技術演變的另一個驅動力是整個半導體產業的發展。在下圖中，紅色線條表示自1970年代以來組裝過程中安裝的印刷電路板（PCB）10的特徵尺寸變化情況，綠色線條則表示晶圓上CMOS電晶體的特徵尺寸變化。縮小特徵尺寸有助於在印刷電路板和晶圓上繪製較小的圖案。

印刷電路板（PCB）：由電路組成的半導體板，且元件銲接在電路板表面。這些電路板通常用於電子裝置。

1970年代，印刷電路板與晶圓的特徵尺寸差異較小。現今，晶圓正步入量產階段，同時特徵尺寸小於10奈米（nm）的CMOS電晶體也在開發中，而印刷電路板的特徵尺寸仍在100微米（um）的範圍。兩者特徵尺寸的差距在過去幾十年中顯著擴大。

由於主機板以面板的形式製造，且受到成本節約策略等因素的影響，印刷電路板的特徵尺寸變化不大。然而，隨著光刻技術的進步，CMOS電晶體的特徵尺寸大幅縮小，這使得CMOS電晶體的尺寸與印刷電路板的尺寸差距逐漸拉大。但問題在於，半導體封裝技術需要對從晶圓上切割下來的晶片進行個性化定製，並將其安裝到印刷電路板上，因此需要彌補印刷電路板和晶圓之間的尺寸差距。過去，兩者在特徵尺寸上的差異並不明顯，因而可以使用雙列直插式封裝（DIP）11或鋸齒型單列式封裝（ZIP）12等通孔技術，將半導體封裝引線插入印刷電路板插座內。然而，隨著兩者特徵尺寸差異不斷擴大，就需要使用薄型小尺寸封裝（TSOP）等表面貼裝技術（SMT）13將引線固定在主機板表面。隨後，球柵陣列（BGA）、倒片封裝、扇出型晶圓級晶片尺寸封裝（WLCSP）14及矽通孔（TSV）等封裝技術相繼問世，以彌補晶圓和主機板之間不斷擴大的尺寸差異。

雙列直插式封裝（DIP）：一種電氣連接引腳排列成兩行的封裝技術。

鋸齒型單列式封裝（ZIP）：一種引腳排列成鋸齒型的封裝技術，是雙列直插式封裝的替代技術，可用於增加安裝密度。

表面貼裝技術（SMT）：一種透過銲接將晶片安裝到系統板表面的封裝方法。

晶圓級晶片尺寸封裝（WLCSP）：一種在晶圓級封裝積體電路的技術，是倒片封裝技術的變體。扇出型晶圓級晶片尺寸封裝（WLCSP）的特點在於連接超出（「扇出」）晶片表面。

先進封裝

先進封裝（Advanced Packaging）是現代半導體行業中一項關鍵技術，旨在提升晶片性能、降低功耗、縮小體積並實現更高效的系統整合，以應對摩爾定律放緩和複雜應用需求的挑戰。它透過創新的封裝方法，在晶片設計和製造之外提供額外的性能最佳化和功能整合。先進封裝的核心目標是將多個晶片、晶片模組或其他元件整合到一個封裝中，以實現更高的頻寬、更低的延遲和更好的熱管理，同時減少電路板上的空間佔用。圖片中提到的技術展示了先進封裝的幾個關鍵趨勢和技術方向。

先進封裝包含多種技術與方法，旨在提升晶片效能、整合度和可靠性，主要包括以下內容：Fan Out、WLSCP（晶圓級晶片級封裝）、System in Package（SiP）、2.5D/3D封裝、Embedded Die、Flip Chip，以及支援技術如Thermal Management（熱管理）、Chibedded Die、Flip Chip，以及支援性技術如Thermal Management（ IPD（嵌入式被動元件）、BSPDN（背面電源分配網路）、Co-Packaged Optics（光電共封裝）、Finer L/S（更細的線/間距）和Larger PKG Sizes（更大的封裝尺寸）。此外，關鍵結構與技術包括TSV（矽通孔）與ubumps/bumps（微凸點/凸點）、Fan out RDL（重新分配層）、Interposer（中介層）、Bridge（橋接）、Advanced Organic Substrate（先進有機基板）、Solder Balls（Tbrid Cores），以及新興技術焊球） Substrate（玻璃芯基板）和新型基板芯材質。

這張圖是Yole關於2024-2029年高階封裝晶圓預測圖。圖表顯示了從2023年到2029年各封裝平台（如ED、FO、WL CSP、2.5D/3D、FCBGA、SiP等）的晶圓生產量預測以及年增長率。 2023年總生產量為36,420千片，預計2029年將成長至64,152千片，2023-2029年復合年增長率（CAGR）為9%。各年份的年增率從2023年的-2.2%逐步上升，2028年達到14.4%，2029年略降至11.7%。高級封裝晶圓預計到2023年將達到約36M 12吋晶圓，並以約10%的CAGR成長，到2029年預計達到約64M晶圓。其中，2.5D/3D、FO和ED的CAGR分別為30.5%、13.6%和9.9%，AP（高級封裝）晶圓預計從2023年的9.9%成長到2029年的35.9萬片。成長領域包括FO在行動裝置、網路、HPC和汽車領域，2.5D/3D在AI/ML、HPC、資料中心和3D NAND，以及ED在汽車、行動裝置和5G基地台等領域。

透過測試確保半導體封裝的有效性

可以透過兩種方法來開發半導體封裝並確保其有效性。第一種方法是利用現有封裝技術來建立適用於新開發半導體晶片的封裝，然後對封裝進行評估。第二種方法是開發一種新的半導體封裝技術，將其應用於現有晶片上，並評估新封裝技術的有效性。

一般來說，新晶片的開發和新封裝技術的應用不會同時進行。原因在於，如果晶片和封裝都未經過測試，那麼一旦在封裝完成後出現問題，就很難確定問題的原因。有鑑於此，業界會使用已知缺陷較少的現有量產晶片來測試新的封裝技術，以單獨驗證封裝技術。在封裝技術得到驗證後，才會將其應用於新晶片的開發，進而再生產半導體產品。

下圖展示了針對新晶片的封裝技術開發流程。通常，在製造半導體產品時，晶片設計和封裝設計開發會同時進行，以便對它們的特性進行整體最佳化。有鑑於此，封裝部門會在晶片設計前先考慮晶片是否可封裝。在可行性研究期間，首先對封裝設計進行粗略測試，以對電氣評估、熱評估和結構評估進行分析，從而避免在實際量產階段出現問題。在這種情況下，半導體封裝設計是指基板或引線框架的布線設計，因為這是將晶片安裝到主機板的媒介。

封裝部門會根據封裝的臨時設計和分析結果，向晶片設計人員提供有關封裝可行性的回饋。只有完成了封裝可行性研究，晶片設計才算完成。接下來是晶圓製造。在晶圓製造過程中，封裝部門會同步設計封裝生產所需的基板或引線框架，並由後段製造公司繼續完成生產。同時，封裝流程會提前準備到位，在完成晶圓測試並將其交付到封裝部門時，立即開始封裝生產。

半導體產品必須進行封裝，以偵測和驗證其物理特性。同時，可透過可靠性測試等評估方法對設計和流程進行檢驗。如果特性和可靠性不理想，則需要確定原因，並在解決問題之後，再次重複封裝流程。最終，直到達成預期特性和可靠性標準時，封裝開發工作才算完成。 （傅立葉的貓）