輝達推動海力士"超頻"HBM4記憶體到10Gb/秒

當前，輝達正積極推動其記憶體合作廠商突破 JEDEC 組織為 HBM4 設定的官方性能標準。根據 TrendForce 的行業報告，該企業已明確要求 2026 年推出的 Vera Rubin 平台，需將記憶體堆疊的每針傳輸速度提升至 10Gb/s 水平。這一舉措的核心目標，是進一步拉高單 GPU 的頻寬表現，從而在性能上壓制 AMD 計畫推出的下一代 MI450 Helios 系統。

按照 JEDEC 為 HBM4 規定的 8Gb/s 每Pin速率計算，若搭配全新的 2048 位介面，單個記憶體堆疊的傳輸速率會略低於 2TB/s。而當速率提升至 10Gb/s 後，單個堆疊的傳輸能力將直接達到 2.56TB/s。若採用六堆疊設計，單塊 GPU 的原始頻寬可實現 15TB/s 的突破。值得注意的是，輝達專為高負載推理任務打造的 Rubin CPX 計算最佳化配置，其整個 NVL144 機架據稱能實現每秒 1.7PB 的傳輸效率。顯然，記憶體針腳速度越高，輝達在其他硬體或軟體層面所需的性能冗餘就越少，更易達成目標傳輸數值。

不過，要實現 10Gb/s 的 HBM4 運行速度並非毫無挑戰。更快的輸入輸出（I/O）速率不僅會導致功耗上升，還會對時序控制提出更嚴苛的要求，同時增加基礎晶片的運行壓力。對此，TrendForce 分析指出，若後續成本攀升或散熱問題超出預期，輝達可能會對 Rubin 系列產品的 SKU 進行層級劃分 —— 具體而言，Rubin CPX 版本或將搭載 10Gb/s 速率的記憶體部件，而標準版 Rubin 配置則會選用速率較低的堆疊。為應對潛在風險，輝達已在籌備備選方案，例如通過錯開供應商資質認證流程、延長產品驗證周期等方式，提升記憶體部件的良率水平。

從供應商佈局來看，SK 海力士仍是輝達 HBM 產品的核心合作夥伴。該公司透露，目前已完成 HBM4 的研發工作，且具備量產條件，同時提及產品性能 “可超過 10Gb/s”，但尚未公開晶片具體規格、功率指標及製造工藝細節。

與之相比，三星在晶片節點迭代上更為激進。其 HBM4 基礎晶片正轉向 4nm FinFET 工藝 —— 這一邏輯級工藝的優勢在於，能夠支援更高的時脈頻率，同時降低開關功耗。即便 SK 海力士當前的 HBM 出貨量更大，三星憑藉這一工藝升級，仍有望在高端 HBM 市場佔據競爭優勢。另外，美光也已確認推出 HBM4 樣品，該樣品採用 2048 位介面，頻寬表現超過 2TB/s，但暫未說明是否支援 10Gb/s 的傳輸速率。

再看行業競爭格局，AMD 的 MI450 雖仍處於規劃階段，但其記憶體配置參數已初步曝光。據悉，該產品所屬的 Helios 機架，單 GPU 預計最高可支援 432GB HBM4 視訊記憶體容量。這一配置使得 AMD 在記憶體原始容量上，有望縮小與輝達的差距，甚至實現反超。此外，借助 CDNA 4 架構升級，AMD 也在進一步最佳化性能，力求抵消輝達 Rubin 平台在推理任務中的優勢。

不難看出，輝達對提升記憶體速率有著明確的戰略訴求。但需要注意的是，該企業對 10Gb/s HBM4 的依賴程度越高，所面臨的不確定性風險也隨之增加: 無論是供應商間的技術差異、記憶體部件的良率波動，還是機架等級的功率限制，都可能對其計畫造成影響，而可供調整的容錯空間則會不斷縮小。 (IT前哨站)