時隔三年，台積電高層將在下周齊聚上海，親自拜訪重要客戶。《問芯Voice 》了解到，台積電將由總裁魏哲家與業務開發暨海外營運辦公室資深副總張曉強、歐亞業務暨研究發展/技術研究資深副總侯永清組成的“三巨頭” ，於下週三齊聚上海灘，出席技術論壇並與多家重要客戶會面，親自解說未來技術發展走勢和產能規劃。

翻開台積電的財務報告書可以發現，中國大陸業務佔台積電整體營收比重一直維持在10％～15% ，是僅次於北美的第二大業務區域。

看似這幾年美國一直出台出口管制策略來阻止中國的半導體技術前進，但實際上佔台積電業務的變化不大。營收比重最高時期是2019～2020年海思在禁令生效前的大拉貨，佔比一度攀升至超過20%，之後都回到10~15%左右。

台積電技術論壇每年由北美場打頭陣，2023年是在4月底的加州聖塔克拉拉市舉辦，過去幾年台積電中國場的技術論壇都是採用線上方式舉行，隨著疫情結束，2023年中國場技術論壇首度恢復實體舉辦。

今年的技術論壇會中，台積電揭示其最新的技術發展，包括2nm技術進展及業界領先的3nm技術家族新成員，包括支援功耗、性能、密度更優化的強化版N3P製程，以及針對高性能運算HPC應用量身打造的N3X製程，還有支援車用客戶的N3AE解決方案。

隨著AI 、5G和其他先進製程技術的發展，全世界都通過智能邊緣網絡產生大量的運算工作負載，需要更快且更節能的芯片來滿足此需求。預計到2030年，全球半導體市場將挑戰1萬億美元，其中高性能運算HPC相關應用佔40% 、智能手機佔30% 、汽車佔15% 、物聯網佔10% 。

2019年～2023年，台積電先進製程技術的產能年複合成長率將超過40% ，其5nm製程在2020年全球首家量產後，將持續通過推出N4 、N4P 、N4X和N5A等技術，持續強化其5nm家族優勢。

此外，為了進一步推展微縮，以在單體式系統單芯片(monolithic SoCs)中實現更小且更優異的晶體管，台積電也在開發3DFabric技術，發揮異質整合的優勢，將系統中的晶體管數量提高至少5倍。

在特色製程方面，2017年～2022年期間，台積電對特色製程技術投資的年復合成長率超過40% ，預計到2026年，台積電特殊製程的產能提升近50% 。

台積電提供的特色製成產品組合涵蓋電源管理、射頻、CMOS傳感器應用領域。此外，針對快速成長的汽車領域，台積電也提出專屬平台服務客戶。

台積電指出，隨著汽車產業朝向自動駕駛發展，運算需求驅動最先進的邏輯半導體技術，預計到2030年，其90%的汽車將具備先進駕駛輔助系統(ADAS),其中L1 、L2和L2+/L3將有望各達市佔率30% 。

在過去三年，台積電推出了汽車設計實現平台(ADEP) ，通過提供領先業界、Grade 1品質認證的N7A和N5A來釋放客戶的汽車創新。

為了讓客戶在技術成熟前就能預先進行汽車產品設計，台積電也推出了Auto Early ，作為提前啟動產品設計並縮短上市時間的墊腳石。

其中，N4AE是基於N4P開發的新技術，將允許客戶在2024年開始進行風險生產，而N3AE作為N3A的基礎，將於2025年全面通過汽車製程驗證，並將成為全球最先進的汽車邏輯製程技術。

N3AE提供以N3E為基礎的汽車製程設計套件(PDK) ，客戶能提早採用3nm技術來設計汽車應用產品，以便於2025年及時採用屆時已全面通過汽車製程驗證的N3A製程。

在5G與連網性的先進射頻技術方面，台積電基於7nm製程基礎，在2021年推出了N6RF 。客戶可以藉由從16FFC轉換到N6RF ，在半數位和半類比的射頻SoC上實現功耗降低49% ，釋放行動裝置的能源預算以支援其他不斷成長的功能。

另外，台積電也推出最先進的CMOS射頻技術，N4PRF預計在2023年下半年發布。相較於N6RF技術，N4PRF邏輯密度增加77% ，且在相同性能下，功耗可降低45% 。此外，N4PRF也比其前一代技術N6RF增加了32%的MOM電容密度。

在超低功率方案上，台積電持續推動降低Vdd ，從55ULP的最小Vdd為0.9V ，到N6e的Vdd已低於0.4V, ，以實現動態電壓調節設計來達成最佳的功率∕效能。

在穿戴式裝置解決方案上，新推出的N6e解決方案可以提供相較於N22解決方案約4.9倍的邏輯密度，並可降低超過70%功耗。

MCU /嵌入式非揮發性存儲方面，台積電的最先進eNVM技術已經發展到了於 16nm/12nm FinFET技術,讓客戶得以從FinFET晶體管的效能中受益。且由於傳統的浮閘式eNVM或ESF3技術越來越复雜，台積電也大量投資在RRAM和MRAM等新的嵌入式存儲技術，這兩種新技術都正在22nm和40nm上投產。

更進一步是，台積電正在計劃開發6nm技術。RRAM嵌入式非揮發性存儲已經在2022年第一季開始生產40/28/22nm的RRAM ，其中28奈米RRAM進展順利，適合汽車領域的應用。同時間，台積電也在開發下一代的12nm RRAM ，預計在2024年第一季就緒。

MRAM方面，2020年開始生產的22nm MRAM主要是用在物聯網，現在台積電正在與客戶合作將MRAM技術應用在未來的汽車應用，預計在2023年第二季取得Grade 1汽車等級認證。

CMOS影像感測方面，台積電預計車用相機將推動下一波CIS成長，為了滿足未來感測器的需求，台積電一直致力研究多晶圓堆疊解決方案，以展示新的感測器架構，例如堆疊像素傳感器、最小體積的全域快門傳感器、基於事件的RGB融合傳感器,以及具有整合記憶體的AI傳感器。

顯示器方面，在5G 、人工智能和AR/VR等技術驅動下，需要更高的分辨率和更低功耗的解決方案。

台積電指出，下一代高階OLED面板將需要更多的數位邏輯和SRAM內容，以及更快的幀率。為了滿足此類需求，台積電將高壓HV技術導入到28nm的產品中，以實現更好的能源效率和更高的靜態隨機存取存儲密度。

再者，台積電領先的μDisplay on silicon技術可以提供高達10倍的像素密度,以實現如AR和VR中使用的近眼顯示器所需之更高解析度。

• N5技術家族：

與N5量產第一年相比，性能提升高達17% 、晶片密度增加6% ，並維持著相同的設計規則相容性，增加現有客戶設計的再利用。

儘管N5需求強勁，N4P將自2024年推動需求進一步增加。與2022年相比，增加的需求增加主要來自AI 、網絡和汽車產品

• N3技術家族：

3nm製程是台積電目前最先進的邏輯製程技術，依計劃在2022年第四季進入量產。

N3E計劃在N3量產後一年推出，與N5相比，N3E在相同功耗下速度加快18%，在相同速度下功耗降低32%，邏輯密度提升約60% 、晶片密度提升約30% 。N3E已經收到了第一批客戶產品流片(product tape-outs) ，並將在2023年下半年開始量產。

在邁入量產的前三年，N3和N3E的新產品設計定案數量將是N5同時期的1.5 ～2倍。

• N2技術創新：

晶體管架構從平面式發展到FinFET ，並即將轉變至奈米片(nanosheet)架構。在奈米片之後，台積電認為垂直堆疊的NMOS和PMOS(即互補式場效晶體管CFET)是未來製程架構選項之一。預估在考量佈線和製程复雜性後，芯片密度將可提升1.5 ～2倍。

除了CFET,台積公司在低維材料(如碳奈米管和2D材料)方面取得了突破,可能實現進一步的尺寸和能源微縮。

• 3DFabricTM技術：

3DFabric系統整合技術包含各種先進的3D矽堆疊和先進封裝技術。在3D矽堆疊方面，台積電正於系統整合芯片(TSMC-SoIC)家族中加入微凸塊的SoIC-P ，以支援更具成本敏感度的應用。

2.5D CoWoS平台得以實現先進邏輯和高頻寬記憶體的整合,適用於AI 、機器學習和數據中心等HPC應用。台積電已經支援超過25個客戶的逾140種CoWoS產品。

再者，所有CoWoS解決方案的中介層面積均在增加，以便整合更多先進矽芯片和高頻寬存儲器堆疊，以滿足更高的性能需求。

台積電也正在開發具有高達6個光罩尺寸(約5,000平方毫米)重佈線層(RDL)中介層的CoWoS解決方案，能夠容納12個高頻寬存儲堆疊。

整合型扇出層疊封裝技術(InFOPoP)和InFO-3D支援行動應用，InFO-2.5D則支援HPC小芯片整合。InFO製程技術在行動應用方面，InFO PoP自2016年開始量產並運用於高階行動裝置，可以在更小的封裝規格中容納更大、更厚的系統單芯片SoC 。

系統整合芯片(SoIC)堆疊芯片可被整合於整合型扇出(InFO)或CoWoS封裝中，以實現最終系統整合。SoIC-P採用18-25微米間距微凸塊堆疊技術,主要針對如行動、物聯網等較為成本敏感的應用。

SoIC-X採用無凸塊堆疊技術,主要針對HPC應用，其芯片對晶圓堆疊方案具有4.5至9微米的鍵合間距，已在台積電的N7製程技術中量產，運用於HPC應用。

SoIC堆疊芯片可以進一步整合到CoWoS 、InFo或傳統覆晶封裝中，運用於客戶的最終產品。（問芯Voice）