ISSCC 2025 算力晶片的前沿發展

ISSCC 2025延續了ISSCC 2024的瘋狂高歌猛進，不僅投稿論文到了史上新高，大陸地區的論文數量更是一騎絕塵的領先（錄用76篇，穩定領先美帝的55篇，陸港澳總和92篇，佔了總論文的半壁江山）。 10年前的2015年，如果我沒記錯的話，大陸地區單位中稿ISSCC的論文數是0篇，通貨膨脹來的就是這麼可怕！廢話不多少：矽說的ISSCC年更終於來了！不過還有更重要的事——ICAC 2025（華人晶片設計技術研討會）要Early Bird 最後一天了。

產業晶片大趨勢—Chiplet

Chiplet（芯粒）技術已成為一個不可忽視的趨勢，在今年的國際固態電路會議（ISSCC 2025）上，業界對芯粒技術的關注達到了前所未有的高度。絕大部分來自產業的數字晶片都有Chiplet的元素。

在今年的ISSCC，AMD發佈了其Zen 5系列晶片。 AMD Zen系列從2020年推出的Zen 3就一直在Chiplet架構和復用上遙遙領先，而Zen 5系列則在此基礎上進行了大幅度最佳化，作為核心Chiplet支援了全處理器產品線。以最高階的伺服器系列為例，採用了超過16個處理器芯粒和一個I/O芯粒的整合方案，實現了192個Zen5核心，絕對強力的計算核武器。

特別值得注意的是，Zen 5系列也引進了新的3D V-Cache技術。與前幾代晶片不同，這次AMD將Cache Die放置在了底層，而將CPU Die放在了頂層。這一設計改變了過去的結構，解決了高溫散熱的問題。 CPU Die發熱較高，因此將其最上層顯示，有助於更好地管理熱量。而且，隨著TSV（Through-Silicon Via）技術的進步，AMD有可能透過與CPU一樣大小的Cache Die來進一步提升3D整合SRAM的容量。不過，AMD並未在會中透露更多的技術細節，這也為未來的技術發展留下了更多想像空間。

除了AMD之外，Samanova的SN40L晶片也是最令人矚目的AI晶片。與傳統的GPU/NPU相比，SN40L採用了2.5D的資料流加速架構，這項設計突破了傳統加速器的瓶頸。 2.5D技術透過複雜的路由管理，結合每個路由下的計算單元和儲存控制單元，實現了更有效率的計算效能。在今年的ISSCC中，SN40L展示了其在資料流計算和AI應用中的強大能力，進一步驗證了2.5D技術的實際應用價值。

它也是今年唯一在ISSCC Demo了DeepSeek性能的晶片，考慮到2月開會，不得不說它很趕時髦。從SN40L也可以看到，以MoE為基礎的DeepSeek給大家的一個晶片設計新啟示，HBM並不能完全取代DDR，面向儲存密集型AI，DDR仍然是不可缺少的重要部件。

英特爾也在今年的ISSCC上展示了兩款基於芯粒技術的處理器，分別是Granite Rapids和一款研究性質的處理器。 Granite Rapids作為英特爾下一代至強處理器，雖然揭露的資訊較少，但可以看出，它採用了一個IO Die和一個或兩個Compute Die的組態。英特爾的這個佈局旨在提升芯粒的靈活性和可擴展性，滿足不斷增長的計算需求。

此外，英特爾也展示了具有科學研究性質的工作晶片，這款晶片透過16個Intel 4nm計算Die和4個TSMC 16nm SRAM/DDR IO Die的2.5D整合，實現了300MB的儲存和20Tb/s的頻寬。這項研究型晶片提出了「芯粒平權」的設計理念，旨在實現芯粒設計和Interposer設計的標準化，以提供一個更低成本，更快時間，融合多種異構的平台上給異構計算進行更具可擴展性的驗證和應用。

順便提一句，復旦大學團隊也在今年ISSCC發表了類似的idea，如何實現Interposer復用和芯粒的標準化，還被美帝科技Up主在Youtube上四處瞎宣傳【 https://youtu.be/yileWog3zbE 】，後面那個螢幕就是我們的整合晶片。 😂

此外TSMC和Cadence也都發表了新一代3nm工藝下芯粒互連UCIe的IP設計前沿，一個主打高通訊頻寬密度，一個主打高能效。

新瓶裝舊酒？ ——應用驅動的重要性

在今年的ISSCC上，一個有趣的現象引發了小編的深思：一些看似"老舊"的技術方案，竟在晶片設計領域的學術論文上再次煥發新生。例如，多篇論文不約而同提到一項經典的資料最佳化策略－透過動態調整運算位寬來平衡異常值處理與常規計算效率。具體而言，當資料分佈中出現極端異常值時，電路會自適應擴展資料位元寬（但是非常稀疏）保證精度；而面對海量的常規資料流，則啟用精簡位寬提升能效。這項技術雖早在兩、三年前加速器領域便成為主流，卻在2025年又成為了「頂流“，在多篇論文中作為核心創新點。

小編猜想，隨著學科的發展，或許創新的"含金量"已悄悄生變。兩篇典型案例的論文分別聚焦8K顯示驅動和生成式AI應用，二者殊途同歸：真正打動評審的並非技術創新本身，而是具體應用場景的突破價值。當傳統技術嫁接新興應用場景時，其價值可能遠超孤立的技術改良。這種現象會不會重塑ISSCC頂會的創新邏輯。其實今年還有不少其他範例，在生成式和多模態大模型的晶片中，即便是資料流最佳化（Dataflow）、層間融合（Layer Fusion）等"老牌"技術，在支撐新場景推理時仍是重要的技術支柱。

除此之外，還有好幾篇全新的應用，例如3D高斯潑濺（Gaussian Splatting）等虛擬現實專用加速器論文的崛起，是的高能效算力晶片方案也開始啃食GPU的傳統賽道，空間計算和渲染。

存算一體何去何從？

在2025年ISSCC的論文上，存算一體（CIM）技術的悄然退潮有些令人意外的是。這場以"儲存牆"挑戰起家的變革式，今年在非儲存類Session中僅留下兩篇論文的微弱身影。兩篇論文的入選「亮點」大多也不是因為存算本省：其一是依託磁阻儲存器（MRAM）的大規模製備特性進行設計創新，其二是順應文生圖大模型的算力需求研製的Diffusion加速器，而傳統主流數位電路Track對存算一體的態度如陌路人。這種轉折似乎暗示著，單純以"存算一體高能效"為賣點的論文，正失去ISSCC評審體系的青睞。

儘管存算一體在過去幾年創造了驚人的能源效率比，但受限於儲存單元密度的物理限制，其容量天花板始終難以突破。當70億參數大模型動輒需要數十GB儲存時，存算晶片的容量捉襟見肘，"節省能耗卻丟掉了飯碗"的矛盾逐漸尖銳。但這是否意味著存算技術快10餘年的技術累計都付諸流水？我想講一篇未冠存算之名的AI加速器論文給出一些想法。

研究透過1.58位元三值量化技術，在30億參數大模型上實現精度損失可忽略推理，其能個能效控制在100mW數量級，可整合在任意端側設別上。其核心的尋找表（LUT）運算架構，恰恰脫胎於存算領域早年積累的硬體-演算法協同設計思想。如果大家還記得過去4年TSMC狂刷數字存算的論文（從22nm一路幹到4nm），基本上就在尋找表上做各類最佳化。

這種技術遷移揭示了一些值得思考的實施：單純的存算一體SoC晶片或許主要還是受制於應用需求的大儲存空間問題，要攻克還有大規模儲存製造的難關，但由存算這個領域的研究催生的定製數位電路的設計範式早已潤物無聲。從利用稀疏化提升能效，到混合精度的計算電路定製最佳化，正在通過"技術基因重組"的方式滲透到數位電路的設計思想。或許就像RISC-V指令集並不能真正算得上顛覆傳統架構，但是也讓x86和ARM吃了一壺的邏輯一樣，如今存算的價值還沒有到能夠替代馮·諾依曼體系的時候，但是對於破解高算力需求“功耗牆”提供不少多元化解題思路。這項貢獻不容磨滅，並有望在數位領域進一步生出有用的小花。

！最後是廣告！

在這一期的矽說裡，小編沒有涉及所有陸港澳地區發表ISSCC論文的技術內容。主要是希望大家能在月底到深圳現場聽聽這些論文的作者們（特別是老闆們）以第一人稱的方式講述這些作品。小編今年榮升ICAC的Conference Chair和tutorial Speaker。因此，也藉用矽說宣傳下ICAC 培訓課程！我將在tutorial介紹Chiplet的一些工藝原理和設計方法，順帶給大家講講的我們在今年ISSCC上發表的3D Chiplet & Interposer的工作。

以下是ICAC 2025的會議行程！

（矽說）