三維晶片堆疊, 革新下一代運算架構

透過採用由直接放置在動態隨機存取記憶體堆疊上方的處理單元組成的三維堆疊運算架構，開發了一種用於3D 整合晶片的新型電源技術。

為了實現這一目標，研究人員開發了精密高速鍵合技術和黏合劑技術等關鍵技術。這些新技術有助於滿足高效能運算應用的需求，這些應用既需要高記憶體頻寬，又需要低功耗和低電源雜訊。

從電視等簡單的家用電器到筆記型電腦和智慧手錶，電子設備改變了我們的日常生活。半導體製造技術和晶片封裝製程的進步是這些電子設備爆炸性成長的關鍵。然而，在當今人工智慧(AI) 和高效能運算時代，對更快、更有效率處理器的需求仍未被滿足。

傳統的系統級封裝(SiP) 方法利用焊料凸塊將半導體晶片排列在二維平面(2D) 上，但其尺寸受限，亟需開發新型晶片整合技術。為此，日本東京科學研究所(Science Tokyo) 的一支研究團隊構思了一種名為BBCube 的創新2.5D/3D 晶片整合方法。此外，為了推動BBCube 的實際應用，他們還開發了三項關鍵技術。

他們的研究成果和結果最近在2025 年5 月27 日至5 月30 日舉行的2025 IEEE 第75 屆電子元件和技術會議(ECTC)上進行了展示。 （有興趣的朋友可以點選連結查閱：https://ectc.net/program/75-ECTCFinal-Web.pdf）

該研究團隊由日本東京科學研究所（Science Tokyo）綜合研究中心WOW聯盟異構與功能整合部門的特聘教授Norio Chujo、Takayuki Ohba和其他科學家組成，最初開發了一種面朝下的晶圓上晶片（COW）工藝，以規避使用焊料互連的侷限性。

他們利用噴墨技術和選擇性黏合劑塗覆方法，成功地將不同尺寸的晶片順序鍵合到300 毫米華夫晶圓上，晶片間距僅10 μm，最短貼裝時間不到10 毫秒。

在解釋精確的COW 製程時，Chujo 評論道：“超過30,000 個不同尺寸的晶片被製造到華夫晶圓上，實現了更快的鍵合速度，並且沒有發生任何晶片脫落故障。”

為了實現這種精確高速的COW工藝，研究人員將注意力轉向解決可能影響超薄晶圓多層堆疊的熱穩定性問題。透過精心設計化學特性，他們開發了一種可用於COW和晶圓對晶圓製程的新型黏合劑材料DPAS300。這種新型黏合劑由有機-無機混合結構組成，在實驗研究中表現出了良好的黏合性和耐熱性。

最後，為了實現高記憶體頻寬並提升BBCube 的電源完整性，科學家採用了3D xPU-on-DRAM 架構，並透過新的電源分配高速公路進行強化。這包括在xPU 和DRAM 之間嵌入電容器、在華夫晶圓上實現重新分佈層，以及在晶圓通道和DRAM 劃線中放置矽通孔。

Chujo 強調3D 堆疊運算架構的優勢，他表示：“這些創新將資料傳輸所需的能量降低到傳統系統的五分之一到二十分之一，同時也將電源雜訊抑製到50 mV 以下。”

總的來說，東京科學大學的研究人員開發的晶片整合技術有可能改變下一代運算架構。 （半導體產業觀察）