多層陶瓷電容（MLCC）——這個單價不到幾分錢的被動元件，正在成為AI伺服器供應鏈中最新的瓶頸。TrendForce資料顯示，村田、三星電機、太陽誘電三大日韓廠商6月下旬BB Ratio分別攀升至1.30、1.31、1.25，均創疫情後新高；村田一季度訂單積壓比達1.27，已超越2018年MLCC史上最嚴重缺貨開端的1.25峰值。摩根士丹利拆解資料顯示，輝達Rubin架構機架的MLCC價值量從GB300的1530美元躍升至4320美元，漲幅182%。

一、MLCC在AI硬體裡用在那裡：從"電子大米"到"算力口糧"

MLCC（多層陶瓷電容）是電子裝置中最基礎的被動元件，功能是在電路中濾波、去耦、儲能。傳統伺服器單台用量約2200顆，而AI伺服器將這個數字拉升了一個數量級。

GB300伺服器單台MLCC用量已達到約3萬顆，是傳統伺服器的13倍以上。輝達最高端的機架配置接近44萬顆。用量暴增的根源在於AI GPU的功耗管理需求：一顆功耗超1000W的GPU需要大量電容做電源濾波和瞬時電流緩衝，任何一顆電容失效都可能導致晶片供電不穩。

更關鍵的是結構升級。在高性能AI加速卡上，傳統鋁電解電容和鉭電容正在被MLCC全面替代。一家下一代AI加速器在驗證階段將整板鋁電解/鉭電容全部轉為MLCC，單板用量直接翻了6倍以上。這不僅僅是"多用了電容"，而是整個電源架構的元件選型邏輯在改變。

二、供需缺口：AI擠佔產能，消費端被排擠

本輪MLCC漲價並非全品類普漲，而是典型的"結構性緊缺"。

供給端，日韓大廠正在主動削減消費類通用產能，全力轉產AI和車規級高利潤產品。村田、三星電機的高端產線利用率已達90%-95%，新建產能在2026年內無法有效釋放（擴產周期12-24個月）。結果是高端高容MLCC交期從歷史8周拉長至20周以上，部分型號達26-40周。

需求端，AI伺服器平台的放量節奏正在加速。NVIDIA、Google、AMD的新款AI晶片平台在Q3陸續進入量產，疊加Apple供應鏈提前1-2個月備料、汽車ODM從7月提前至5月備料，需求在集中釋放。

漲價幅度呈現兩檔分化：AI伺服器用高容MLCC漲幅15%-35%，部分稀缺型號現貨翻倍；消費級中高容漲幅15%-25%。村田在2018年缺貨周期中率先漲價，本次周期則由國巨率先在7月1日對全系列產品漲價，涵蓋MLCC、鋁電解、鉭電容，是近年來調漲範圍最大的一波。京瓷、太陽誘電、三星電機隨後跟進。

TrendForce判斷，Q4將是觀察高端MLCC是否正式轉向全面缺貨的關鍵窗口——屆時AI新平台全面量產與超前備貨需求疊加，交期延長和價格走揚的機率上升。

三、為什麼是瓶頸：一顆電容背後的三重壁壘

MLCC看似簡單，但在AI伺服器所需的高容值、小尺寸、高可靠性規格上，存在三重壁壘。

材料壁壘。MLCC的核心是陶瓷介質層。日韓廠商用於AI伺服器的介質層厚度頂尖指標在0.35-0.5μm，堆疊層數普遍在1000-1600層。更薄的介質層意味著相同體積內可以堆更多層，從而獲得更高容值。這一工藝對鈦酸鋇粉體的粒徑和均勻性要求極高——全球僅日本堺化學和中國國瓷材料兩家掌握水熱法批次製備奈米級高純鈦酸鋇的技術。

良率壁壘。行業人士指出，生產1顆高端MLCC要耗費的產線產能相當於5-10顆普通消費級中容MLCC。AI伺服器的環境苛刻（高溫、高濕、長期不間斷運行），對可靠性要求遠超消費電子，良率損失進一步壓縮有效產能。

認證壁壘。MLCC是高度定製化的"配料"，不同客戶對容值、耐壓、尺寸組合的要求千差萬別。進入頂級AI伺服器供應鏈（如輝達）需要通過長達18-24個月的認證周期，替換成本極高，這構成了日韓廠商的護城河。

從產業鏈位置看，MLCC位於AI基礎設施第12層——被動元器件環節。

一階核心參與方（日韓主導）：村田在高容產品領域市佔率約50%-55%，三星電機約25%-28%，太陽誘電緊隨其後。國內廠商在AI高容MLCC領域佔比低於2%——這是整個AI產業鏈中國產化率最低的環節之一。

風華高科已實現八大關鍵主材自研自產，介質層厚度從2μm突破到0.6μm，1206尺寸量產100μF。220μF正小批次驗證/送樣。

三環集團7月9日在港交所上市，已實現高端MLCC介質層膜厚約1μm、堆疊1000層以上，產品通過華為、浪潮資訊等國內AI伺服器客戶認證。

微容科技IPO申請4月獲受理，是中國大陸最早實現1206尺寸220μF高容量MLCC量產並批次供應頭部AI伺服器廠商的企業，疊層超1200層。

上游材料環節，國瓷材料是國內唯一可量產50-100nm粒徑高端鈦酸鋇粉體的企業。現有產能約1萬噸/年，面向AI伺服器和車規級新增5000噸/年（2000噸已投產，3000噸預計2026年底投產），預計2026年高端粉體銷量超1000噸。

從技術成熟度看，國內MLCC產業整體處於"消費電子全面替代→國內AI伺服器逐步匯入→國際頂級供應鏈待突破"的爬坡階段。

1. 漲價持續性：Q4高端MLCC是否進入全面缺貨，取決於NVIDIA/Google/AMD新平台的實際放量節奏。若AI伺服器出貨低於預期，漲價動能將減弱。

2. 國產匯入進度：風華高科220μF能否通過頭部客戶認證並轉入批次供貨，是國產替代從"能做"到"能賣"的關鍵節點。

3. 產能釋放節奏：京瓷1000億日元擴產計畫、昀冢科技15億元國內MLCC項目等新增產能，最早要到2027年才能對供給端產生實際影響。

4. 消費端反噬：日韓大廠削減消費產能推高了手機、PC等消費電子的元件成本，若終端需求因漲價萎縮，可能反向影響MLCC整體供需格局。

本文僅為AI產業鏈技術學習與公開資訊梳理，不構成投資建議。AI基礎設施產業鏈景氣度較高，但MLCC行業具有明顯周期屬性，技術迭代快、產品同質化風險高、國產替代處理程序存在不確定性。文中提到的公司僅作為產業鏈參與方和技術路線對應案例，不代表買賣建議。 (AI偵探小豬)

一兆美元，正以史無前例的速度湧入 AI 基礎設施。

我們來看一組資料：根據 2026 年的資本開支指引，微軟、亞馬遜、Alphabet、Meta 這四家頭部雲廠商的資本開支上限，已經硬生生被拔高到了 7250 億美元，比 2025 年激增了 77%。

如果算上 Oracle、CoreWeave、Stargate 項目，再加上各國的主權 AI 計畫和無數企業自建的算力基礎設施，全年流入 AI 基礎設施的真金白銀，已經輕鬆突破了 1 兆美元的大關。

商業世界裡有一條顛撲不破的真理：錢流向那裡，利潤就流向那裡。

但這 1 兆美元，真的像天女散花一樣，平均落到了產業鏈上每一家公司的口袋裡嗎？

今年 7 月，美國早期科技投資人CHRIS ZEOLI 做了一件非常有意思的事，他把整個 AI 基建產業鏈像洋蔥一樣一層層剝開，做了一個統計。

結果非常扎心，在這場兆規模的狂歡裡，有人躺著吃肉，有人站著喝湯，有人累死累活替別人打工，還有人背著天量債務在賭明天。

我們先來看看這張“AI階層固化”的圖表：

同樣是身處 AI 基建這個歷史級的超級賽道，為什麼大家的命運會如此懸殊？

今天這篇文章，我們就沿著這 1 兆美元的流向，從金字塔尖一路往下看，拆解這條利益鏈條底層的商業邏輯，看看誰才是真正的贏家，誰又在退潮前裸泳。

壟斷層：稀缺性才是最大的印鈔機

在拆解整個產業鏈的利潤分配之前，我們需要先達成一個共識：商業世界的利潤，永遠向最稀缺的環節集中。

站在這個金字塔最頂端的三家公司——輝達、台積電、ASML，它們之所以能拿走最豐厚的利潤，共同點只有一個：這活兒別人幹不了，定價權牢牢攥在自己手裡。

你知道一顆 Blackwell B200 GPU 的製造成本是多少嗎？大約 6400 美元。那它的終端售價呢？在 3 萬到 4 萬美元之間。

這意味著什麼？意味著 5 到 6 倍的溢價，全部被“設計”這個環節收入囊中，硬生生撐起了輝達 75% 的恐怖毛利率。

你可能會問，硬體真的能賺這麼多錢嗎？當然不能。輝達這份暴利，靠的根本不是硬體本身，而是一個叫 CUDA 的東西。

CUDA 是什麼？它是輝達花了十幾年時間搭建的一套程式設計平台。開發者用它來呼叫 GPU 的算力，在上面寫模型、跑訓練、做推理。過去十五年，全球數百萬開發者在這個系統上日積月累，留下了無數的工具庫、演算法框架和行業解決方案。

今天我們看到的 PyTorch、TensorFlow 這些主流 AI 框架，底層全部是為 CUDA 量身定製的。

我們可以把它理解為 AI 時代的 Windows 作業系統。AMD 也有自己的 ROCm，但體量和成熟度跟 CUDA 差了不止一個量級。你想想，那家大廠的開發者會為了省那麼一點晶片錢，去一個“能用但不好用”的平台上，把幾百萬行程式碼重新寫一遍？

所以，看懂了嗎？輝達賺的那是晶片的錢？它收的，是全行業每年幾千億算力開支的“作業系統稅”。

之前市場上有過一種非常天真的聲音：模型訓練效率提升了，算力需求是不是就見頂了？

2025 年 1 月，DeepSeek 發佈了 V3 模型，宣稱只花了 560 萬美元就完成了訓練。這是個什麼概念？相當於 Meta 訓練 Llama 3 成本的十分之一。

這個消息一出，市場瞬間陷入恐慌。大家都在喊：“算力需求見頂了！”輝達的股價當天暴跌 16.97%，單日市值蒸發了 5890 億美元，創造了人類歷史上單日市值損失的最高紀錄。

十八個月後，輝達的市值從低點翻了 8 倍，站上了 4.85 兆美元的巔峰；而四大雲廠商的資本開支不僅沒降，反而從 4100 億美元飆到了 7250 億美元，一年漲了 77%。

為什麼效率提高了，錢反而花得更多了？

經濟學裡有一個非常著名的概念叫“傑文斯悖論”：當年蒸汽機的效率提升了，煤炭的消耗量反而暴漲了。為什麼？因為更便宜的能源催生了更多以前想都不敢想的用途。

AI 算力也是一模一樣的道理——模型訓練成本每降一個數量級，就會有十倍的新場景敢用、能用、不得不用。

記住，效率從來不會殺死需求，它只會喂大需求。

如果說輝達的護城河是深不見底的軟體生態，那麼台積電和 ASML 的護城河，就是製造端的絕對不可替代。

台積電手握 66% 的毛利率，它的核心壁壘是 CoWoS 先進封裝。簡單來說，就是把 GPU 的計算核心和 HBM 記憶體封裝到一起的工藝。

聽起來好像沒什麼大不了的，但現實是殘酷的：全球只有台積電，能在 AI 等級的晶片上，把大規模量產和良率做到極致。三星有 I-Cube4，英特爾有 EMIB，技術路線各有千秋，但在量產和良率上，跟台積電還差著代際。

所以，即便台積電在瘋狂擴產，產能從 2024 年底的每月 3.5 萬片，一路擴到 2026 年底的 12.8 萬片，接近翻了四倍，依然是全年售罄。

再往上游看，ASML 是全球唯一能生產 EUV 光刻機的公司。沒有 EUV，7nm 以下的晶片全部停擺。這意味著，今天所有你叫得上名字的 AI 加速器、旗艦手機晶片、高性能計算處理器，全部卡在這條線上。

這項技術背後，是 ASML 花了二十年時間、累計投入超過 200 億歐元研發才啃下來的硬骨頭。這種壁壘，你有錢都複製不了，因為時間不可壓縮，經驗不可購買。

這一層的公司，賺的是結構性稀缺的錢，躺著吃肉，理所應當。

中間壁壘層：客戶換不動，也是穩穩的生意

比絕對壟斷稍微次一級的，是靠高轉換成本站穩腳跟的“中間壁壘層”。

它們的壁壘雖然沒有“獨一份”那麼誇張，但客戶一旦用上，就輕易不敢換。只要你不換，我就能拿到穩定的定價權。

這一層裡，網路交換靠長期穩定性鎖定客戶，定製 ASIC 靠“輝達恐懼症”繫結客戶，液冷靠物理極限把客戶焊死。三個賽道，三種“不敢換”的理由。

AI 叢集是個什麼概念？那是幾萬甚至幾十萬張 GPU 同時在幹活。它們之間要不停地交換資料：參數同步、梯度傳輸、中間結果彙總，這些全部依賴網路。

所以客戶在選網路供應商的時候，只看一點：穩不穩。價格根本是次要的，因為一次網路故障導致訓練中斷的損失，遠超裝置本身的差價。

Arista 就是瞄準這個需求長起來的巨頭。它手裡最核心的武器，是一套叫 EOS 的交換機作業系統。

EOS 只做兩件事：第一，智能調度資料流量，保證幾萬張 GPU 之間的資料交換跑得極其順暢；第二，一旦發生故障，毫秒級自動切換備用路徑，保障上層訓練任務不受影響。

Arista 的毛利率常年維持在 62% 到 64%，靠的就是這套系統長期跑出來的極高穩定性。它的本質，就是在 AI 叢集資料流通的必經之路上收“過路費”。

Google、亞馬遜、微軟這些巨頭，每年要向輝達交幾百億美元的“算力稅”。大家都是千億美元市值的巨頭，誰想永遠被別人卡脖子？所以，自研晶片成了唯一的出路。

但晶片設計這事兒，不是你砸錢就能立刻出成果的，而且需求量太大，一家公司根本吃不完。於是博通站出來了：你們出設計思路，我幫你們把晶片做出來。

這種合作最大的特點就是深度繫結。客戶不是去買一顆現成的晶片，而是跟博通一起定義架構、分階段開發、長期供貨。晶片做出來之後，整個軟體棧都要繞著它重新最佳化一遍。

你想換一家供應商？可以啊。重新設計、重新驗證、重新適配，兩到三年起步。在這期間，你耗費的算力成本全白花了。

所以，博通賺的是什麼錢？是雲廠商“去輝達化”處理程序中的“保險費”。這門生意確實在快速增長，而且毛利率也做到了約 77%，幾乎跟輝達持平。

但我們要看到，博通的護城河是存在爭議的。雲廠商一邊跟博通合作，一邊自己也在養龐大的晶片團隊。客戶的工程師越成熟，博通被替代的可能性就越大。

最後，是常被大家忽視的液冷賽道。

這個賽道以前一直不溫不火。為什麼？因為傳統資料中心的機櫃功耗只有 7.6kW，拿幾個大風扇吹吹就夠用了。

但 AI 來了之後，一切都變了。一個 GB200 機櫃的功耗直接飆到了 120 到 140kW，是傳統機櫃的 16 到 18 倍。風冷的物理極限已經到了，現在不是“要不要換”的問題，而是“不換根本沒法開機”。

液冷跟風冷最大的區別在於：它不是一個獨立的裝置，它是和資料中心的土建、管道、機電系統深度繫結的。一旦你按某個方案部署完，後續的維護、擴容，基本只能找原廠商。

這就是 Vertiv 在這個賽道里穩坐頭把交椅的原因。它的營運利潤率在 20% 左右，聽起來不算驚豔，但人家手裡的訂單積壓超過了 150 億美元，足以覆蓋未來 12 到 18 個月的收入。

這是一門慢生意，但贏在確定性，贏在客戶上了船就下不去。

這一層的公司，靠“客戶不願換”賺錢。壁壘沒有壟斷層那麼高，但勝在穩定、可持續。

周期紅利層：HBM 難出第二個輝達

如果說 2026 年 AI 行業最耀眼的明星是誰，那絕對是 HBM（高頻寬記憶體），沒有之一。

SK 海力士、三星、美光這三巨頭，徹底壟斷了整個 HBM 市場。我們來看看它們交出的成績單，簡直可以用“瘋狂”來形容：

● SK 海力士：Q2 預計營收 80.9 兆韓元（約 590 億美元），同比大增 264%；營業利潤 60.4 兆韓元（約 440 億美元），同比暴增 556%。營業利潤率預計達 74.6%，創下歷史新高。

● 美光：FQ3 營收 414.6 億美元，同比增長 346%，毛利率 84.9%；GAAP 口徑利潤達 333.2 億美元，同比暴增近 14 倍。

● 三星：更猛，Q2 營收 171 兆韓元（約 1118 億美元），營業利潤 89.4 兆韓元（約 584 億美元），同比暴增 1810%，甚至短暫超越了輝達同期的 535 億美元。

75%~85% 的毛利率，這數字比輝達還要誇張。於是，市場上很多人開始高喊：“HBM 就是第二個輝達！”

但這真的是同一種利潤嗎？絕對不是。

輝達的稀缺，是靠十五年時間壘出來的生態壁壘，客戶根本換不掉。而 HBM 的稀缺，純粹是短期的供需錯配擠出來的。

現在三家廠商都在拚命擴產。但你要知道，儲存行業有一條四十年從未被打破的鐵律：漲價 → 擴產 → 過剩 → 降價。四年一輪，從不缺席。

不可否認，這一輪周期的漲幅確實是史無前例的。DRAM 合約價同比漲幅達到了 820%，是過去三輪周期裡最陡峭的一次。

但是，預警訊號已經出現了：NAND 快閃記憶體的現貨價格，已經跌破了合約價。在歷史上，這種“現貨低於合約”的倒掛，往往是周期轉向前的早期裂縫。

等三家廠商的新產能集中落地，高毛利必然會被壓縮。HBM 很難出第二個輝達，它就是周期送來的一波紅利。你拿來做波段交易，利潤很厚；但你要是拿來當信仰拿著不動，那風險只能自擔了。

內卷層：收入越高越危險的“苦生意”

如果說周期層的風險在於“你不知道拐點什麼時候來”，那麼內卷層的殘酷就在於：你明明知道這是個苦差事，卻不得不干，因為風口在這裡。

最典型的，就是 AI 伺服器組裝生意。

你看戴爾的財報，AI 伺服器業務一年增長 292%，比輝達的 85% 快了整整三倍。但一看利潤，基礎設施部門的營運利潤率只有可憐的 10.5%。全年 AI 訂單累計 641 億美元，積壓訂單 430 到 510 億美元。

規模越大，替上游打工打得越賣力。

戴爾買的是輝達的 GPU、海力士的 HBM、博通的網路卡，這些強勢的上游廠商拿走了絕大部分利潤。戴爾在幹嘛？它只是把這些零件擰在一起，加個機箱、佈個線、簽個支援合同，然後加價個位數賣出去。

超微電腦更慘，毛利率常年在 6.3% 到 10.1% 之間徘徊。

伺服器組裝沒有獨家 IP，上游晶片廠商強勢，下游雲廠商又喜歡多源採購，組裝廠說白了，就是被兩頭夾在中間的搬運工。

同樣值得警惕的，是那些新銳的 GPU 雲廠商，典型代表就是 CoreWeave。

2026 年，CoreWeave 的營收指引是 120 到 130 億美元，積壓訂單高達 994 億美元。看起來很光鮮對吧？但它的營運利潤率只有約 6%。更誇張的是，它的資本開支是年收入的 250%，資產負債表上背著 250 億美元的債務。

同樣是出租算力，老牌雲廠商 AWS、Azure、Google雲，都是用主業賺來的現金流去擴產；而 CoreWeave 是借錢買 GPU，然後再租出去。

更要命的是，老牌雲廠商的客戶遍佈全球數百萬家企業，風險極其分散；而 CoreWeave 的客戶高度集中在微軟、OpenAI 等少數幾家大廠手裡。

一旦需求增速放緩，或者價格戰開打，高槓桿就會瞬間從加速器變成絞索。截至目前，CoreWeave 的股價已經從去年 6 月 187 美元的高點回落了 55.45%，市場正在用腳投票。

Google DeepMind CEO德米斯·哈薩比斯7月14日發表長文《前沿AI框架與新時代的曙光》，系統性闡釋自己對AI的進化速度、AGI的時間表以及美國在前沿模型監管中的角色的思考。

Google DeepMind CEO德米斯·哈薩比斯。圖片經由AI處理

“前沿技術的發展速度，已經超過了我們對它的理解速度。”哈薩比斯說。

他將AGI比作人類發現火和電，認為“幾年內就能實現”，並稱其影響“相當於工業革命的十倍，速度也是十倍”。

這種進化速度也帶來了“最激烈的商業競爭”，導致前沿實驗室都在“比誰下限更低”。“做安全更難，不守規矩的人反而佔便宜。”

2026年6月初，與史丹佛校長喬納森·萊文對談時，哈薩比斯就強調這種“搶跑”局面必須盡快扭轉。他說，“如果你花更多時間去發佈產品或確保其安全性，這比直接推向市場去碰運氣要難得多，因此搶跑者（或違規者）會佔據一定的優勢。這就是典型的‘底線競爭’動態中的經典問題，我們必須想辦法改變這種狀況——而且我認為這非常迫切。”

到了G7峰會閉門會上，哈薩比斯再度和Anthropic CEO達里歐·阿莫迪“聯手”共同提出：由美國牽頭組建類似金融監管的AI標準機構，前沿模型發佈前需要先通過獨立的安全評估和認證。

哈薩比斯在長文中提出，AI的快速進展要求建立一套動態、嚴謹的新評估體系來測試前沿模型，而美國憑藉其經濟和技術地位，完全有能力率先邁出這一步。他認為技術最終能解決一切，但前提是人類在這輪衝刺裡，先把技術穩穩攥在手裡。

哈薩比斯在這個時間點髮長文，很大程度上是在為即將發佈的主力模型Gemini 3.5 Pro鋪路。

科技媒體HackerNoon和Geeky Gadgets援引第三方知情人士的消息稱，Google計畫於7月17日推出Gemini 3.5 Pro。據稱它能一次處理比Gemini 3.5 Flash多一倍的資訊量（200萬token上下文窗口）、擅長解複雜推理題，還能自己獨立完成多步程式設計任務。

安全方面，Google在Gemini 3.5 Flash發佈時就已強調，整套模型均按照前沿安全框架開發，在網路攻擊、化學生物、核能等高風險領域做了針對性防護。這次Gemini 3.5 Pro緊隨其後，正好與哈薩比斯長文的邏輯一致：安全框架先行，模型發佈在後。

以下哈薩比斯長文（有調整刪減）：

這是人類歷史上一個關鍵時刻。

一個具備人腦所有認知能力的系統AGI，可能只需短短幾年就能實現。當我們幾十年後回首這段時期，我認為我們將意識到自己當時正站在奇點的山麓，這無疑是人類新時代的黎明。

我畢生致力於AGI的研究，因為我始終深信，如果能夠負責任地建構和部署，它將被證明是人類有史以來最有益、最具變革性的技術之一。

AGI不是網際網路或行動電話那種等級的技術突破，那怕這兩樣已經改變了世界。它應該被與電和火的發現相提並論。如果你停下來想一想，我們做的事，其實就是找到了一種讓沙子學會思考的辦法。這跟奇蹟差不多。

這項技術的影響規模將是前所未有的，或許相當於工業革命，速度則是其十倍。它將幫助我們解決社會面臨的一些最大難題，從加速藥物研發、開發新型清潔能源，到創造新穎的先進材料。

我們甚至可能達到這樣一個節點：資源不再是人類進步的限制因素，從而開啟一個令人驚嘆的富足新時代。

AI已開始帶來實實在在的好處，但要實現其巨大潛力，我們必須審慎而細緻地度過這一關鍵發展時期。

我們需要採取緊急行動，以應對隨著我們接近AGI而可能出現的風險。我們已經看到前沿模型給網路安全帶來的挑戰，而隨著能力持續進步，其他威脅，包括核風險和生物風險，也可能很快顯現。

展望未來，我們將需要強有力的保障措施，以維持對日益具有自主性、可遞迴自我改進系統的控制，並解決那些隨著時間推移才會愈發清晰的未知問題。

我一直相信人類的獨創性和創造力是解決任何問題的力量。我有信心，緩解與AI相關的技術風險是我們能夠共同應對的挑戰，但前提是我們要給自己留出時間和空間，以正確完成下一個關鍵步驟。這一點，研究領域沒做到，社會層面也沒做到。

此刻，我們陷入了一場極其激烈、多層次的商業和地緣政治競賽。這些競爭推動了AI的飛速進步，也加速了許多積極成果的出現，但前沿技術的發展速度，已經超過了我們對它的理解速度。

世界上沒有人能確切知道接下來會發生什麼，即使是專家們也意見不一。當存在巨大的不確定性，且利害關係如此之大時，謹慎樂觀地前行是明智且正確的策略。

這要求公共政策既能促進創新，又能激勵責任和安全，促進在關鍵安全議題上的國際合作，並鼓勵審慎考慮如何將AI部署用於社會福祉。

我們在AI領域看到的快速進展，要求我們採用一種動態、適應性強且嚴謹的新方法來測試前沿AI模型的能力。

美國憑藉其經濟和技術地位，完全有能力率先邁出制定此類框架的第一步。

它可以建立一個新標準機構，其模式為聯邦監督下的公私合作夥伴關係或自我監管組織，類似於美國金融業監管局（FINRA），其董事會應包括獨立的頂尖技術專家和開源代表。資金需充足，且可能主要來自業界，以吸引世界級技術人才並提供大規模測試所需的必要計算資源。

這個標準機構將負責制定評估協議，並與相關聯邦機構和美國國家實驗室合作，在與國家安全相關的領域進行測試。

如果一個模型在由標準機構確定並定期更新以跟上AI能力發展步伐的一系列基準測試中達到特定閾值，則該模型將被歸類為“前沿級”。

達到這些基準所定義的“前沿模型”的組織將被視為“前沿實驗室”，並被鼓勵採納最佳實踐，例如發佈包含技術細節的模型卡、維護強大的內部網路安全、審查關鍵人員，以及為安全和安保研究提供充足資源等。

最初，前沿實驗室將在發佈前最多30天自願與標準機構共享模型以供審查。

一旦評估協議被證明有效且穩健，就可以迅速推進正式發佈，這意味著前沿模型必須通過該協議才能在美國市場部署。實驗室還將與標準機構合作，解決任何關鍵性的發佈後漏洞。

模型評估應包括在網路安全、生物威脅及其他高風險領域能力的嚴格科學評估。特定的自主AI測試可尋找試圖繞過安全護欄或欺騙跡象的行為，並確保採納最佳實踐，例如給AI生成的圖像打上數字水印，以及生成人類可讀的輸出token以理解模型推理過程。

這些評估將定期更新，初始階段可能每季度一次，過時或飽和的基準將被棄用和替換。

初期，它們將與前沿實驗室協商制定，但最終，標準機構應建立起獨立於各家實驗室的自主測試能力，防止模型針對特定評估指標過度最佳化。與美國政府合作，它可以促進一個第三方審計系統，以協助評估和新基準及評估的開發。

這種方法的好處在於它將聚焦技術，同時支援創新並激勵負責任的行為。它旨在跟上AI領域的加速發展，並適應隨著時間推移被識別出的最大風險。

如果形勢進一步惡化，這套框架還允許升級應對措施，包括在必要時協調各前沿實驗室，共同放緩研發節奏。

被認定為前沿實驗室，會獲得很高的行業聲望。這個身份向所有達到基準要求的組織開放，不論其背景。

框架本身適用於來自任何國家的前沿級模型，開源和閉源一視同仁。達不到前沿標準的模型，比如初創公司或學術機構研究的小規模模型，不需要走這套流程。

這項由美國發起的努力將為建立共享的前沿AI國際標準提供一個強有力的起點。

由於這項技術將影響全世界，理想情況下，這一框架將激勵國際社會就如何管理最嚴重的風險達成共識，同時確保每個人都能獲取並受益於AI帶來的機遇。

AGI有潛力成為推動科學和醫學進步的終極工具，並帶來巨大的生產力提升和經濟增長。

但為了實現這一點，我們需要圍繞一個共享的全球框架進行協調，運用最嚴謹的科學方法，彙集最優秀的人才來共同應對我們面臨的挑戰，從而奠定正確的技術基礎。

即使攻克了這些技術難題，更複雜的經濟和哲學問題還在後面等著：後稀缺時代，什麼樣的經濟模式能讓每個人活得更好？我們要守住什麼價值觀？人生的意義和目的又是什麼？甚至，人本身的存在方式會怎麼變？

這些問題顯然不該只丟給技術專家去思考，整個社會都得參與進來，共同定義這一新的篇章。

關於AI，興奮和不確定性同時存在，這兩種情緒都有道理。但未來尚未書寫，我們得抓住AGI到來前的這段窗口期，為全人類的福祉塑造這項技術。我們現在的集體行動將決定文明下一階段的走向。

安全地把AGI帶進這個世界，我們就能打開一個科學發現和進步的新黃金時代，並開創一個人類無比繁榮的光明未來。   (騰訊科技)

同樣是 “頂層矽 - 埋氧層 - 襯底矽” 的三層 SOI 晶圓結構，在微電子與光電子兩個領域卻走出了完全不同的技術路線。二者共享同一基礎堆疊架構，但在尺寸規格、物理機制與工藝控制邏輯上存在數量級差異，這也成為當前光電單片整合路線的核心技術壁壘之一。

SOI（絕緣體上矽）的核心是在矽襯底上嵌入一層二氧化矽埋氧層（BOX），再在上方生長單晶矽薄膜。這一結構原本為解決體矽 CMOS 的寄生效應、漏電流問題而生，卻意外成為矽光子學的核心材料基礎，矽與二氧化矽的巨大折射率差（矽～3.48，二氧化矽～1.45）恰好能將光場嚴格限制在頂層矽波導中，支撐高密度光子整合。

但兩個領域對 SOI 的使用邏輯從根源上完全不同：

CMOS 電子領域：頂層矽是電晶體的導電溝道，核心目標是精準控制載流子輸運，抑制短溝道效應與漏電流；

矽光子學領域：頂層矽是光波導的芯層，核心目標是限制光場傳輸，調控光的相位、波長與傳輸損耗。

最直觀的差異體現在薄膜厚度參數上，二者的規格差達到 1~2 個數量級。

在主流的 FD-SOI（全耗盡 SOI）CMOS 工藝中，頂層矽膜的厚度被壓縮到了極致：典型值僅為 5~30nm，先進節點甚至控制在 12nm 左右。如此超薄的矽膜能讓電晶體溝道實現全耗盡，徹底消除浮體效應，大幅增強柵極對溝道的靜電控制能力，是 FD-SOI 低功耗、低漏電特性的核心來源。

而在矽光子學領域，220nm 頂層矽已經成為全球通用的行業標準。這一厚度有嚴謹的物理依據：針對光通訊 C 波段（1550nm 附近），根據單模平板波導理論計算，矽波導厚度需小於 245nm 才能保證單模傳輸；結合 IMEC 等主流機構的工藝驗證，220nm 最終成為平衡單模特性、工藝成熟度與器件性能的最優解。行業也存在 340nm（偏振不敏感）、3μm（低損耗光纖耦合）等特殊厚度路線，但 220nm 仍是量產平台的絕對主流。

埋氧層：超薄絕緣vs厚層光隔離

埋氧層（BOX）的厚度差異更為懸殊。

FD-SOI 為了支援背偏置技術、保證電晶體靜電特性，採用超薄 BOX 設計，厚度通常僅為 15~25nm，與頂層矽膜處於同一量級。更厚的 BOX 會劣化漏致勢壘降低（DIBL）效應，削弱柵極控制能力，同時提升熱阻，限制晶片整合密度。

矽光子學則恰好相反：需要足夠厚的 BOX 將光場完全隔離在頂層矽中，避免光能量洩露到矽襯底。主流矽光 SOI 的 BOX 厚度普遍達到 2μm，部分平台甚至採用 3μm 規格，是 FD-SOI BOX 厚度的近百倍。若 BOX 厚度不足，波導的倏逝波會穿透到襯底，造成額外的傳輸損耗與模式畸變。

尺寸差異的背後，是兩套完全不同的物理評價體系與工藝控制邏輯。

對於 CMOS 電路，SOI 薄膜的工藝波動最終會體現在電學參數漂移上：頂層矽厚度的不均勻會直接改變電晶體閾值電壓與漏電流，造成晶片間的功耗、性能離散。FD-SOI 對厚度精度要求極高，先進工藝要求整片晶圓厚度波動控制在 ±0.5nm 以內，否則會帶來顯著的良率損失。

對於矽光子晶片，尺寸波動則直接作用於光學特性：波導的厚度與寬度變化會改變波導的有效折射率，進而造成光相位偏移、微環諧振器波長漂移、器件損耗上升。對於對相位高度敏感的馬赫 - 曾德爾調製器（MZM）、微環諧振器（MRR）等核心器件，奈米級的尺寸誤差就可能導致器件工作點偏離設計值。

對比兩者的工藝敏感度，存在一組值得關注的辯證結論：

矽光對厚度的理論敏感度更高。相對於寬度誤差，厚度誤差對矽光器件性能的影響幅度可達 1.5 倍。這是因為波導厚度直接決定了光場在垂直方向的限制能力，對有效折射率的權重影響更大。

寬度誤差是量產中的主導因素。儘管理論上厚度影響更大，但在實際量產中，晶圓級的厚度均勻性已經可以控制在極高水平（Soitec 等廠商的 Smart Cut 工藝可實現 1.3nm 的片內厚度範圍）；而光刻、刻蝕帶來的波導寬度波動，才是造成矽光晶片性能離散的最主要原因。

這種 “同結構、異參數” 的特性，直接構成了矽光與 CMOS 單片整合的核心障礙。先進 CMOS 工藝的超薄矽膜無法支撐光學模式限制，而矽光所需的厚 BOX 又會劣化電晶體性能。

目前行業主流的光電共封裝（CPO）、2.5D/3D 整合等方案，本質上都是繞開了單片 SOI 的參數矛盾，採用異質封裝的方式實現光電融合。行業也在探索突破路徑，例如在 CMOS 工藝完成後額外沉積矽層製備波導、開發雙層異構 SOI 結構、探索氮化矽等替代材料體系等。

隨著 AI 算力需求爆發，光互連向晶片內、封裝內持續滲透，如何在同一襯底上兼顧電子與光子的材料需求，將成為下一代矽光技術的核心攻堅方向。 (銳芯聞)

RexAA的最新貼文及歷史文章，讓您掌握相關股市行情消息，協助您做投資決策。全球科技產業觀察者