•
2024年9 月，佳能推出了首款商用版技術，該技術有朝一日可能會顛覆最先進的矽晶片製造工藝。這項技術被稱為納米壓印微影(NIL) ，能夠對小至14 納米的電路特徵進行圖案化，從而使邏輯晶片能夠與目前量產的英特爾、AMD和Nvidia處理器相媲美。
NIL 系統的優勢可能會挑戰目前主導先進晶片製造的1.5 億美元機器——極紫外線(EUV) 微影掃描器。如果佳能的預測正確，其機器最終將以極低的成本提供EUV 質量的晶片。
該公司的方法與EUV系統完全不同，後者由荷蘭ASML 公司獨家製造。這家荷蘭公司採用的工藝非常複雜，首先使用千瓦級雷射器將熔融的錫滴噴射成電漿體，發出波長為13.5 納米的光。然後，這種光線通過專門的光學元件穿過真空室，從圖案掩模上反射到矽晶圓上，將圖案固定在晶圓上。
相較之下，佳能的系統（已交付給美國國防部支援的研發聯盟德克薩斯電子研究所）似乎簡單得可笑。簡單來說，它將電路圖案印在晶圓上。
NIL 的起始工藝類似於光刻工藝。它使用聚焦電子束在“掩模”上刻劃圖案。在EUV 中，該圖案被鏡子捕捉，然後反射到矽片上。但在NIL 中，使用由石英製成的所謂主掩模或模具來建立多個同樣由石英製成的複製掩模。
然後將複製掩模直接壓在塗有液態樹脂（稱為抗蝕劑）的晶圓表面上，就像壓印印章一樣。然後使用汞燈發出的紫外線（20 世紀70 年代用於晶片製造的那種）來固化樹脂，並將掩模從晶圓上取下。這樣，主掩模上的相同圖案就被壓印在矽片上的抗蝕劑上。就像基於光刻的晶片製造一樣，該圖案指導製造電晶體和互連所需的一系列蝕刻、沉積和其他工藝。
印第安納州普渡大學極端環境材料研究中心主任、EUV 光源專家Ahmed Hassanein表示：「這看起來是一種簡單而巧妙的方法，可以推進無光源納米光刻技術，實現高精度圖案化。與EUV 系統相比，該系統還具有耗電量更少、購買和運行成本更低的優勢。
佳能聲稱，與EUV 相比，這種直接接觸方法所需的步驟和工具更少，使流程更簡單，操作成本更低。例如，與採用250 瓦光源的EUV 系統相比，佳能估計NIL 僅消耗十分之一的能量。
此外，NIL 佔用的晶圓廠潔淨室地板空間更小，而且非常寶貴。如今的EUV 系統與雙層巴士一樣大，約200 立方公尺。但一套由四個NIL 系統組成的群集所佔用的體積還不到這個數字的一半（6.6 x 4.6 x 2.8 公尺），不過還需要一個光罩複製工具，佔用另外50 立方公尺的空間。
但這種簡單性是在漫長而昂貴的開發過程之後實現的。二十多年前，當佳能於2004 年開始努力時，一些研究實驗室已經開始開發NIL 技術。 2014 年，為了加快進度，佳能收購了位於德克薩斯州奧斯汀的Molecular Imprints, Inc . (MII)，該公司是該技術的早期領導者。這家子公司更名為佳能納米技術公司，目前是NIL 開發的美國研發中心。
然而，即使MII 加入了佳能的研發工具箱，該技術也花了20 年才推向市場。佳能光學產品業務副執行長Kazunori Iwamoto在位於東京以北100 公里的宇都宮的NIL 生產基地向IEEE Spectrum表示，在此期間，佳能必須跨越幾個高難度的工程障礙。
在大多數晶片製造中，光刻膠（即用於保持電路圖案的聚合物樹脂）會均勻地塗抹在晶圓表面。但這對於NIL 來說行不通，因為在壓印過程中，多餘的樹脂會從光罩下方滲出，干擾下一次壓印操作，從而導致缺陷。因此，佳能利用其噴墨印刷技術，以最佳量塗抹抗蝕劑，以匹配電路圖案。此外，光刻膠的毛細力也經過最佳化，可在接觸時將材料吸入掩模的蝕刻圖案中。
佳能還必須防止在壓印過程中晶圓和掩模之間出現氣泡，因為氣泡會影響工具將掩模與晶圓上已有的任何電路特徵對齊的能力。解決方案是設計一個可彎曲的掩模，中間部分較薄。在壓印過程中，首先對掩模中間施加壓力，這會將中心向外推，使其首先與光刻膠接觸。然後，兩個表面之間的接觸繼續向外徑向推進，迫使空氣從邊緣排出。這與你在給智慧手機貼螢幕保護貼時避免產生模糊氣泡的做法沒什麼不同。
除了透過開發環境控制技術來解決顆粒物污染問題外，對準問題或許是最令人頭疼的問題。
當電路圖案層層疊加時，精確的疊加控制至關重要，以確保通孔（傳輸訊號和電力的層間垂直連接）正確對齊。 NIL 工藝允許一定的迴旋餘地，但在納米級工作意味著很容易發生對齊錯誤。例如，它們可能來自晶圓平整度和表面特徵的變化、晶圓和掩模放置不精確以及壓印過程中掩模形狀的變形。為了最大限度地減少這種扭曲，佳能採用了一系列幾乎自動化的技術。這些技術包括嚴格控制操作溫度、施加壓電力來糾正掩模形狀變形，以及施加雷射熱量來膨脹或收縮晶圓並使其和掩模更加對齊。
“我們將這項專有技術稱為高階失真校正”，Iwamoto 說道。 “應用這項技術，我們現在可以以1 納米級的精度疊加電路圖案。”
在解決了所有這些問題後，佳能的工程師們發明了一種相對簡單的光刻工藝。首先要製作一個主掩模。與其他光刻掩模一樣，主掩模也是透過電子束光刻蝕刻圖案而製成的。主遮罩包含要印刷的電路設計的凸起圖案，尺寸為152.4 x 152.4 毫米，約為光刻可以生產的最大晶片面積的25 倍。
從這個主掩模可以製作出多個帶有凹陷圖案的複製掩模。每個複製遮罩可以生產多達80 個批次，每個批次包含25 個晶圓。因此一個複製品可以為2,000 個晶圓製作一層電路。
為了說明NIL 較低的擁有成本，Iwamoto 將其與先進的氬氟化物浸沒式光刻系統（EUV 光刻的前身，目前仍在廣泛使用）進行了比較，該系統用於產生20 納米寬的密集接觸孔陣列。 Iwamoto 表示，對於相同的產量，以每小時80 片晶圓(wph) 的速度工作的NIL 系統可以將擁有成本降低43%。佳能的目標是100wph 方案，透過進一步減少顆粒污染、提高光刻膠質量以及改進和最佳化NIL 工作流程，每個複製掩模能夠生產340 個批次。 Iwamoto 估計，實現這一目標後，與浸沒式微影相比，擁有成本將下降到59%。
儘管具有潛在的優勢，但要吸引已經在主流EUV 上投入巨資的裝置製造商在其營運中加入不同類型的光刻系統並非易事。
Hassanein 表示：「過去十年來，EUV 已成為主流技術。它克服了許多挑戰，能夠實現高生產率，並有辦法生產較小的圖案。如果NIL 想要參與競爭，就需要加快生產能力，延長模具壽命，改善顆粒和碎片管理，並提高產量。
但首先，這項技術必須進入工廠。 Iwamoto 表示，在收到幾份來自日本和國外潛在客戶的諮詢後，他們正在進行討論並展示NIL。佳能表示，除了將第一個商業系統運往德克薩斯電子研究所外，Kioxia（原名東芝儲存器）多年來一直在測試NIL 系統，目前正在評估生產原型記憶體晶片的流程。
Iwamoto 還指出，佳能正在制定積極的NIL 應用路線圖。從2028 年開始，該公司計畫生產高解析度掩模，以生產線寬20 納米、疊加精度5 納米的3D NAND 快閃記憶體。對於DRAM，目標是線寬10 納米、疊加精度2 納米，而邏輯元件計畫達到線寬8 納米、疊加精度1.6 納米。如果這些目標能夠在該時間範圍內實現，同時提高晶圓產量，NIL 可能會成為EUV 的一個有吸引力的替代方案，尤其是對於精度和成本效益至關重要的應用。 （半導體產業觀察）