輝達“誤傷”一顆晶片

近日，輝達與英特爾兩大晶片巨頭的聯姻引爆了市場。

這場旨在融合AI加速計算與x86生態優勢的戰略聯盟，其核心支點直指NVIDIA NVLink技術的架構互聯能力——這一曾與PCIe分庭抗禮的高速互連方案，如今借由英特爾的入局獲得了前所未有的權重與影響力。

相較於英特爾主導超二十年的PCIe標準，NVLink以數倍的頻寬躍升與延遲突破等性能優勢，在AI訓練、超大規模計算等場景中展現出碾壓性競爭力，正讓PCIe技術路線面臨前所未有的挑戰。

更耐人尋味的是，作為PCIe標準的奠基者，英特爾此次選擇擁抱NVLink的舉動更具象徵意義。這種技術路線的“自我革新”，如果真的能按照計畫推進，不僅意味著CPU與GPU的互連範式將迎來重構，更可能會對讓長期依賴PCIe高速訊號補償需求的Retimer晶片產生影響。（備註：我們所做的假設前提是雙方計畫真正實施，至於影響幅度大小，我們沒有具體分析，但希望能夠就技術的變動帶來新的觀察，僅供參考。）

在這場由NVLink掀起的技術路線重構與替代浪潮中，正應了那句“有人歡喜有人愁”——輝達借合作打通了AI基礎設施的x86生態通路，英特爾則憑定製化產品拓展了在高端計算領域的邊界，雙方無疑是“歡喜”的陣營；反觀曾依託PCIe高速訊號補償需求站穩產業鏈的PCIe Retimer晶片，卻恰恰淪為了“愁”的一方，成為這場產業迭代裡最先直面衝擊的角色。

PCIe Retimer的“立身之本”

要想瞭解Retimer晶片，我們需要先瞭解PCIe匯流排。

眾所周知，匯流排是為電腦/伺服器主機板上不同的硬體進行互相資料通訊的“道路”，單位時間內資料傳輸量被稱為頻寬，即每秒傳輸的位元數。匯流排對硬體間資料傳輸速度起決定性作用，在伺服器對計算速度和時延等要求不斷提高背景下，電腦匯流排標準也在不斷迭代。

目前最主流的匯流排為PCIe協議（PCI-Express），由Intel在2001年提出，以替代舊的PCI、PCI-X和AGP等匯流排標準。PCIe協議近年來發展迅速，傳輸速率基本上實現了每3-4年翻倍增長，並保持良好的向後相容特性。

尤其是在人工智慧算力需求爆發式增長的今天，資料中心內部的高速資料傳輸正面臨前所未有的壓力。這推動了PCIe協議快速發展，從 PCIe 3.0、4.0，一路躍升至5.0、6.0時代，傳輸速率從 8GT/s、16GT/s 不斷翻倍至 32GT/s、64GT/s。

然而，隨著通訊速率逐代提升，訊號衰減問題愈發嚴重。在PCIe標準迭代中，一方面隨著應用不斷發展推動著PCIe標準迭代更新，速度不斷翻倍；另一方面由於伺服器的物理尺寸受限於工業標準並沒有很大的變化，導致整個鏈路的插損從PCIe3.0時代的22dB增加到了PCIe4.0時代的28dB，並進一步增長到了PCIe5.0時代的36dB。如何解決PCIe訊號鏈路的插損問題，提高PCIe訊號傳輸距離是業介面臨的重要問題。

Retimer的出現是PCIe發展到一定階段的必然產物。在PCIe 4.0及更早版本之前，資料傳輸速率相對較低，對訊號完整性的要求不高。但到了PCIe 5.0、PCIe 6.0時代，資料傳輸速率提高到32GT/s、64GT/s，訊號衰減和抖動問題開始愈發突出，插入損耗也隨之增加。

PCIe規範有精確的插入損耗預算，例如，PCIe 6.0版本的插入損耗預算為32dB，意思就是在設計時必須確保訊號在傳輸過程中的總損失不超過32dB，以保持訊號質量。

對此，PCIe Retimer晶片成為解決訊號衰減問題的主流方案。

Retimer晶片是一種混合訊號模擬/數字晶片，其原理是使用內部的時鐘恢復電路，重新定時輸入訊號以消除時鐘偏移和抖動，並校正訊號的相位和時間偏差（jitter）。它可以延長介面的傳輸距離並提高訊號質量，PCIe Retimer晶片主要解決資料中心、伺服器通過PCIe協議在資料高速、遠距離傳輸時，訊號時序不齊、損耗大、完整性差等問題。

相比於市場其他技術解決方案，現階段Retimer晶片的解決方案在性能、標準化和生態系統支援等方面具有一定的比較優勢。值得一提的是，Retimer晶片可以靈活地切換PCIe或CXL模式，更符合未來CXL互連趨勢。

這種功能特性，使其通用伺服器與AI伺服器市場天然具備高價值。

在通用伺服器領域，隨著雲端運算、巨量資料中心的擴張，PCIe 5.0及以上版本伺服器滲透率的快速提升，每台伺服器需搭載2-4顆Retimer晶片（用於CPU與PCIe插槽、高速儲存的連接），疊加邊緣計算伺服器的增長，其市場需求呈指數級上升。

此外，隨著AI浪潮的興起，AI伺服器成為Retimer晶片主要增量應用場景之一。

據瞭解，AI伺服器裡 PCIe Retimer晶片的數量，與伺服器配置的 GPU數量直接相關。這是因為GPU的通道數（lane）直接決定了PCIe鏈路的配比。

AI伺服器中通常需要多塊GPU協同運算，單台AI伺服器常搭載4-8塊甚至更多GPU，GPU與CPU、GPU之間的PCIe鏈路不僅長，還需同時傳輸海量訓練資料——Retimer晶片正是破解“多GPU互連訊號瓶頸”的關鍵，能讓AI算力叢集的協同效率大幅提升。

目前一台典型的配8塊GPU的主流AI伺服器需要8顆甚至16顆PCIe 5.0 Retimer晶片。

可見，Retimer晶片在AI時代與伺服器領域擁有廣闊的市場空間。

雙寡頭引領與多強競逐“黃金賽道”

在PCIe高速互連的黃金時代，Retimer晶片市場形成了“雙寡頭引領、多強競逐”的格局。

當前全球市場主要由伺服器數模晶片廠商與傳統模擬巨頭共同分割，其中AsteraLabs與瀾起科技的競爭尤為矚目——前者憑藉PCIe 5.0的先發優勢佔據全球主要份額，後者則以國產替代之勢快速崛起，二者共同主導高端市場；譜瑞（Pericom）、IDT（被瑞薩收購）憑藉技術積累佔據傳統陣地，而TI、Microchip等巨頭則以通用型產品覆蓋中低端領域，構成多層次競爭生態。

追溯發展歷程，不同廠商的技術路徑呈現鮮明差異。

作為市場早期入局者，譜瑞憑藉 PCIe 3.0/4.0 時代的先發優勢，其產品率先通過 Intel、AMD 等主流平台認證，成為伺服器廠商的核心供應商，目前已形成覆蓋PCIe 3.0-5.0的完整產品線，相關晶片的傳輸速率和低延遲特性站穩高端市場。

IDT則依託在定時晶片領域的技術積累，早期在多代PCIe協議相容上佔據優勢，被瑞薩收購後其Retimer技術與瑞薩的模擬晶片能力深度整合，持續向PCIe 5.0/6.0領域延伸。

美國廠商AsteraLabs憑藉“Smart Retimer”概念打破傳統，其PCIe 4.0產品2024年實現量產，PCIe 5.0產品通過管腳相容設計降低客戶升級成本，並聯合雲服務廠商建立Cloud-Scale Interop Lab生態，快速佔領AI伺服器市場，成為當前4.0/5.0時代的份額主導者。

國內龍頭瀾起科技則展現出強勁的替代能力，從記憶體介面晶片領域跨界切入後，其PCIe 4.0 Retimer已穩定量產，PCIe 5.0產品自2024年起連續兩個季度出貨翻倍，在手訂單飽滿，更於2025年初率先推出PCIe 6.x/CXL 3.x Retimer 並送樣，傳輸速率達 64GT/s，技術壁壘持續強化。

傳統模擬巨頭則以差異化策略分食市場。TI憑藉廣泛的工業客戶基礎，提供適配多場景的通用型Retimer晶片，雖未專注高端AI領域，但在中低速PCIe鏈路中仍具競爭力；Microchip早在2020年便發佈支援PCIe 5.0與CXL 2.0的Retimer系列，其產品已成為英特爾平台參考設計的常用選擇，在傳統伺服器市場佔據一席之地。

在國產替代與技術升級的雙重紅利下，這場圍繞高速互連的競逐正迎來機遇期。

有行業資料預測顯示，2025年全球PCIe Retimer晶片市場規模將達到18億美元。在此市場潛力下，Retimer晶片一度被視為“PCIe高速化浪潮下的必選元件”，是半導體產業鏈中與AI算力、伺服器擴張深度繫結的“黃金賽道”。

nvtel聯盟，帶來微妙變化

然而，這場由輝達與英特爾聯手掀起的技術革命，或可能給PCIe Retimer市場帶來微妙的變化。

當輝達以50億美元戰略入股英特爾，並開放NVLink技術生態，這位PCIe標準的長期挑戰者終於獲得了撬動產業格局的關鍵支點——而英特爾作為PCIe協議的奠基者選擇“倒戈”，更讓這場衝擊具備了顛覆技術陣營的深層力量。

首先是技術代差的碾壓效應首當其衝。據瞭解，第五代NVLink技術已實現1.8TB/s的總頻寬，是PCIe Gen5的14倍以上，且憑藉晶片級整合設計將訊號傳輸損耗降至最低。這種優勢直接消解了PCIe Retimer的價值。例如，在輝達GB200 NVL72機架系統中，576個GPU通過NVLink形成超1PB/s的全域頻寬，無需任何訊號補償晶片即可實現穩定互連；而傳統方案中，8GPU AI伺服器需配置8-16顆PCIe 5.0 Retimer才能避免訊號失真。

NVLink為x86架構提供了比傳統PCIe更高頻寬、更低延遲的互聯能力，這可能會改變資料中心內部的計算和資料流動模式。

當黃仁勳在發佈會上強調“要把最好的CPU和最好的GPU通過NVLink結合”時，實際已宣告了高速互連領域“補償時代”的終結。

更致命的是，輝達GPU在AI時代具有絕對的統治力，在獨立顯示卡市場佔據92%份額，PC用GPU份額也提升至24%，而AI訓練場景幾乎完全依賴其晶片。在資料中心領域，定製化NVLink x86 CPU將替代通用PCIe介面方案；個人計算領域，英特爾整合RTX GPU芯粒的SoC將減少對獨立PCIe顯示卡的依賴。

另一方面，Retimer晶片的主要作用就是 “訊號放大”。當PCIe訊號在長距離傳輸中衰減時Retimer會接收、重構並重新傳送訊號，確保資料完整性。當伺服器採用模組化設計，CPU和GPU分散在不同板卡上時，長距離的訊號傳輸就必須依賴Retimer。如果CPU和GPU在同一塊大型主機板上，訊號鏈路較短，則Retimer的用量就會減少。

總之，當開發者圍繞NVLink最佳化軟體棧，當雲服務商批次部署NVLink叢集時，PCIe Retimer的生存空間將被系統性擠壓。

此外，生態遷移的連鎖反應更具破壞性。英特爾將為輝達定製x86 CPU，這些晶片將直接整合NVLink介面進入AI基礎設施平台——這意味著一部分PCIe伺服器市場將轉向NVLink架構。

此前，要將一個私有協議推向行業標準，對抗開放的PCIe聯盟，單靠輝達一家雖頗有成效，但終歸獨木難支。而在這盤大棋中，Intel正是那個最關鍵、也最微妙的“棋子”。一旦Intel的伺服器CPU開始支援NVLink，整個伺服器生態系統將被迫跟進，這將極大加速NVLink的普及，形成事實上的行業標準。

如果這套方案真正跑通了，不難想像，未來的AI伺服器設計、主機板佈局、晶片介面都將圍繞NVLink展開，任何想要接入這個高性能計算生態的晶片（無論是CPU還是其他AI晶片），都必須相容NVLink Fusion協議。這將形成一種強大的捆綁效應，將整個產業鏈從主機板製造商、伺服器廠商到終端使用者，都牢牢鎖定在輝達的生態圈內。而一旦掌握了協議主導權，輝達便可以通過授權、認證等方式，從每一個接入其生態的硬體中獲利，成為資料中心時代的“高通”。

乍看之下，“輝達入股Intel”的動作似乎是GPU霸主向CPU巨頭的示好或滲透，意圖補全其在通用計算領域的版圖。但這不僅是一次投資，更是一場意圖重塑未來資料中心底層協議、建構輝達除了CUDA之外的第二道“護城河”的深遠佈局，對NVLink互聯協議的超前佈局。

這場衝擊的本質，是產業標準從“通用相容”向“垂直整合”的範式轉移——當CPU與GPU的領導廠商直接定義互連協議，第三方Retimer晶片的價值自然大幅縮水，市場格局的重構或已露端倪。

換個角度思考，輝達與英特爾的合作在戰略協同層面也具備優勢： 面對共同的挑戰（如ARM架構在伺服器市場的侵蝕、AMD在CPU和GPU領域的攻城略地），Intel與輝達可以形成“CPU+GPU/互聯”的nvtel聯盟，共同定義下一代計算平台的架構。

寫在最後

綜合來看，當輝達攜NVLink技術入股英特爾，以“協議定義護城河”的戰略升維撬動高性能計算的架構格局時，PCIe Retimer市場確實告別了過去“高速增長無虞”的黃金時代——這場由兩大晶片巨頭聯手掀起的互連革命，可能會短暫影響依託PCIe鏈路站穩腳跟的Retimer晶片。

但這僅僅是一種初步見解，因為在很多分析人士看來，PCIe Retimer的市場空間，仍紮根在諸多無法被NVLink完全覆蓋的場景裡——在長距離傳輸與複雜拓撲中，GPU伺服器的機頭與機尾、GPU與交換機的銅纜連接，仍需它以自適應均衡能力抵消訊號衰減；在非GPU裝置互聯領域，SSD、網路卡與CPU的高速鏈路，尤其是複雜布線場景下，Retimer仍是保障資料“零丟包”的關鍵；更不用說採用OAM架構的伺服器，其通用基板（UBBP）設計天然依賴Retimer晶片維持訊號完整性。

這種不可替代性，也讓PCIe Retimer市場底色尚存，依然是AI時代算力網路中“不可或缺的拼圖”。 (半導體行業觀察)