EDA，激盪60年！

在本文開始的時候先明確一點，我們當然不可能透過一篇文章來概括EDA 產業的全面歷史。然而，我（指本文作者Steven Leibson，下同）找不到該行業的任何全面歷史記錄，因此我使用了多種來源以及我自己在許多EDA 和EDA 相關公司工作的經驗，並作為編輯報道了EDA 產業，從而創建了這篇文章。

以下為文章正文：

很難確定一個產業的開始日期，以半導體為例。 Bardeen, Brittain和Shockley 於1947 年12 月16 日開啟了第一個工作晶體管，但貝爾實驗室直到1948 年6 月30 日才向全世界宣布這一事件，直到1951 年才通過許可其晶體管專利開啟半導體產業那麼，您認為半導體產業的起點在哪裡？

德州儀器(TI) 的傑克·基爾比(Jack Kilby) 於1958 年9 月12 日使用混合組裝（hybrid assembly ）技術建構了第一個積體電路原型。隨後，吉恩·霍爾尼(Jean Hoerni) 於1957 年12 月1 日將他對平面製造工藝的想法輸入到他在仙童半導體(Fairchild Semiconductor) 的實驗室筆記本中，並於1959 年5 月1 日申請專利。 1960 年9 月27 日，Jay Last 和他在Fairchild Semiconductor 的團隊推出了第一個基於Hoerni 平面工藝的單片IC。我們使用Hoerni 平面製程的更先進版本來製造IC 已有60 多年的歷史。那麼您認為IC 產業的起點在哪裡？

與這些例子不同，我斷言EDA 行業是在一個非常具體的日期開始的：1964 年5 月6 日（距今60年）。那是第一屆SHARE（Society to Help Avoid Redundant Effort）研討會的開幕日，該研討會在馬薩諸塞州劍橋舉行，由Marie 和Pasquale (Pat) Pistilli組織。如果您從未聽說過SHARE 研討會，您可能會知道它現在的名稱：設計自動化會議(DAC：Design Automation Conference)。

在1950 年代末和1960 年代初，Pat Pistilli在貝爾實驗室團隊擔任工程師，該團隊正在為美國正在開發的反彈道導彈(ABM：anti-ballistic missile 系統保障計劃開發新型實時計算機陸軍保護美國的洲際彈道飛彈設施免受多枚來襲核飛彈的威脅。快的電腦來分析來自陸基相控陣雷達系統的大量訊號，該系統可以同時追蹤多個目標。 ，每個處理器的運作速度為1.5 MIPS。

20 世紀60 年代初，最大、最快的電腦是由單一電晶體建構的。 IC 尚未成熟到可以在系統中使用的程度。 Safeguard 電腦由小型模組構建，每個模組包含三個或四個分立電晶體。這些模組排列在33×24 英吋的載板上，然後用繞線手工互連。這些載板被插入稱為框架的冰箱大小的單元中，並透過背板互連。 Pat Pistilli表示，Safeguard 電腦的冰箱大小的框架佔據了四個房間。 （貝爾實驗室熟悉繞線構造技術，因為它在其電話交換局的機電交叉開關中使用了這種類型的互連。事實上，貝爾實驗室開發了該技術，隨後將繞線工具製造外包給Keller Tools。

Safeguard 電腦專案的規模和複雜性促使Pistilli 開發了一種自動化系統，用於在載板上佈置（放置）大約30 個不同的標準化電晶體模組並將它們互連。從概念上講，這些模組類似於當今用於ASIC 設計的標準單元。 Pistilli 的系統稱為BLADES（Bell LAbs DEsign System)），將模組放置在載卡上，並將Wire-Wrap 電線佈線到各個模組。 BLADES 將每個載板所需的設計、佈局和調試時間從六個月減少到一個月。由於有管理電線佈線方式的規則，BLADES 還包括一個早期的設計規則檢查器。

BLADES 軟體在基於管（tube-based）的IBM 704 電腦上運行，該電腦可以尋址8096 個36 位元字的磁芯記憶體，並具有32 個磁帶驅動器（magnetic tape drives）。當Gardner Denver 開發出一種可以自動佈線、切割、剝離和纏繞電線的自動化繞線機時，Pistilli 開發了一種控制器，讓BLADES 電腦可以使用自動化Gardner Denver 機器直接製造載板。載板的自動化生產將板的製造時間從一個月減少到一兩天。 BLADES 顯然是一個早期的EDA 系統。

EDA 會議的想法源自於Pistilli 與一位在IBM 從事類似自動化工作的朋友喝酒時產生的想法。這位朋友的名字叫Joe Behar，在IBM 從事圖形顯示工作。兩人定期會面，並意識到與更多也在應對類似挑戰的工程師會面會很有用。 Pistilli 和Behar 在1962 年邁阿密舉辦的IEEE 研討會上組織了「物以類聚」（a Birds of a Feather）會議，該會議非常成功，Pat 和Marie Pistilli 於1964 年承辦了第一屆SHARE 研討會。該研討會接待了130 多名與會者並獲利。到了第三年，Pistillis 放棄了“SHARE”這個名稱，該活動也被稱為“DAC”。

60 多年來，DAC 一直是人們開發或使用電腦來解決電子產業設計和製造挑戰的熔爐。最初，由於沒有商業EDA 行業，大型系統製造商和半導體製造商都在編寫自己的軟體。除了貝爾實驗室和IBM 之外，許多大學也在進行重要的EDA 軟體開發，包括加州大學柏克萊分校(UC Berkeley)、加州大學聖地牙哥分校(UCSD)、加州大學歐文分校(UCI) 、南加州大學( USC)、卡內基美隆大學、密西根大學、麻省理工學院、德州大學奧斯汀分校和史丹佛大學等等。通用電氣、英特爾、RCA、德州儀器等已經達到足夠規模的半導體製造商也在開發自己的EDA軟體工具，並創建了大型設計自動化部門來開發和維護這些工具。

例如，1974年底，RCA將整期《RCA Engineer》專門介紹了該公司開發的用於IC和系統設計的CAD和EDA工具。這些工具包括：CRITIC（ a design rule checker）、PLOTS（a CAD artwork language）和ALACARTE（a computerized entry system for artwork）。

Wally Rhines 在其著作《From Wild West to Modern Life: Semiconductor Industry Evolution》中描述了德州儀器(TI) 的設計自動化工作：「在TI，我們認為我們的內部EDA 軟體是一種競爭優勢。TI 的TTL成功很大程度上來自於能夠透過“MIGS”系統自動產生掩模，每週推出一種設計。

來自這些不同組織的代表發現DAC 是分享設計自動化想法並爭論這些想法優點的理想場所。隨後，一些更具創業精神的DAC 與會者開始創辦公司，向電子系統公司和半導體製造商提供商業EDA 工具。商業EDA 產業始於20 世紀60 年代，但直到1984 年（即該活動創辦20 年後）才在DAC 上正式展示其產品。在我1986 年的第一次DAC 上，會議的執行委員會已經在討論如何在僅僅兩年的展品容納之後，不讓商業展品將活動變成「馬戲團」。這是一次公開會議，據我記得，討論非常激烈。

Pistillis在餘生中一直與DAC 保持著密切的關係。 Pat Pistilli於1964 年、1965 年和1966 年擔任會議主席，並在接下來的幾年中幫助舉辦了該活動。 1984 年商業展品的增加讓Marie Pistilli 相信DAC 現在已經足夠大，需要全職的專業管理人員，因此Pat Pistilli 從貝爾實驗室退休，然後與Marie 共同創立了MP Associates。他們的公司管理DAC 多年。 Pistilli 夫婦於2000 年從MP Associates 退休。 Marie Pistilli 於2015 年在車禍中受傷後去世。 Pat Pistilli 於2020 年去世。今年是DAC 連續舉辦61屆，DAC 的存在歸功於Pistillis。 Marie 和Pat Pistilli 可以輕鬆地被稱為EDA 行業之父。

CAD 時代

Calma、Applicon、Computervision

商業EDA 公司在20 世紀60 年代開始出現，並形成了某種趨勢。在每一代更先進的新EDA 工具中，三家公司往往佔據主導地位。第一代EDA 是數位時代。電腦和數位化儀（Computers and digitizers）開始取代包括電氣和電子工程在內的所有工程學科中的繪圖台和機械繪圖機（drafting tables and mechanical drafting machines）。

CAD（計Computer Aided Design or Computer Aided Drafting）時代占主導地位的EDA 三巨頭包括Calma、Computervision 和Applicon。

在深入研究這三家先驅公司的歷史之前，了解20 世紀60 年代初期的電子設計狀況非常重要。毫無疑問，您一定看過大型工程繪圖的照片，裡面擺滿了繪圖台和機械繪圖機。儘管這些照片大多代表機械、航空和土木工程操作，其中設計了汽車、飛機和結構，但電子設計是相似的。工程師會使用自動鉛筆和橡皮擦在大張牛皮紙上繪製框圖或原理圖來開始電子設計。從那時起，設計可能會成為印刷電路板，或者最終成為積體電路。然後，電路板或IC 佈局設計人員會將原理圖設計轉換為實體佈局。

在CAD 系統出現之前，多層電路板的開發是透過使用黑紙皺紋膠帶和預切黏合墊手工黏貼跡線來開發的。 Bishop Graphics 是這些佈局材料的主要供應商。最終，Bishop Graphics 及其競爭對手開始為電晶體和DIP IC 等流行元件生產圖案。這些多焊盤圖案有助於加快電路板設計速度，但這仍然是一個緩慢且容易出錯的手動過程。 （註：我在20 世紀60 年代和1970 年代初在高中時使用這些產品設計電路板。）手工編帶板（Hand-taped boards）很有特色。這些板上通常沒有直的電路走線，只有彎曲的電路走線。

IC 設計需要更高的精確度來製作圖案遮罩（photographic mask）佈局。 IC 佈局人員開始擅長從一種稱為剝離塗層的材料上切割掩模設計。最著名的剝離塗層品牌是Ulano Corp 的Rubylith，該品牌在商業圖形行業非常受歡迎，這一行業比20 世紀60 年代的晶片製造規模大得多。

IC 掩模設計者熟練地切割和剝離紅寶石片材（peeling sheets of Rubylith），以生產放大的光刻掩模，然後將其光學縮小到實際尺寸以用於IC 製造。在切割紅寶石時，需要穩定的手和高度集中的注意力才能使用X-Acto 刀。與電路板層的圖案製作一樣，IC 掩模製作是一個緩慢且容易出錯的手動過程。幸運的是，早在20 世紀60 年代，IC 就只需要很少的掩模。然而，隨著IC 變得越來越大，掩模層數量不斷增加，整個流程自動化的壓力也越來越大，電路板製造也是如此。

從手動掩模製作轉換為自動化掩模製作的第一階段是將手繪掩模數位化，然後使用數位化文件驅動光繪圖儀，將數位化圖案直接寫入照相膠片上。

1.Calma

第一家提供此類系統的公司是Calma，該公司於1964 年由Ron Cone、Calvin 和Irma Louise Hefte 以及Jim Lambert 創立。 Calma 的第一個產品是大型平板數位化儀（digitizer ），可以將圖紙或其他片材中的數據數位化。這些數位化儀用於從地圖製作到印刷電路板和積體電路製造的多種應用。 Calma 數位化儀使用受限制的遊標，透過X 和Y 電纜將其固定在數位化表面上。由於X 軸和Y 軸可以獨立鎖定，Calma 數位化儀特別適用於數位化印刷電路和半導體設計，因為它們可以輕鬆繪製水平和垂直直線。這些數位化儀會將數位化座標輸出到穿孔卡或磁帶上進行儲存。

最初，Calma 數位化儀是基於使用硬連線邏輯的專有電子設備。 （對於微處理器來說還為時過早。）Calma 隨後開發了一個基於16 位元Data General Nova 1200 小型電腦的數位化儀新控制器。與早期的硬連線數位化儀一樣，電腦化數位化儀將資料輸出到穿孔卡或磁帶。高階設備將資料儲存在硬碟上。然後，在1969 年中期，Calma 聘請了Joe Sukonick，他為Nova 1200 小型電腦開發了附加軟體，將數位化儀轉變為互動式圖形系統。他所開發的系統出現在1971 年，被稱為圖形資料站或GDS。與當今的大多數系統一樣，Calma 的GDS 透過使用泰克儲存管顯示器（Tektronix storage tube display）添加了圖形互動性。

LeadIC Design Canada 首席策略長、《CMOS IC Layout: Concepts, Methodologies, and Tools》一書的作者Dan Clein 最近在LinkedIn 一篇有關晶片設計早期的帖子中發表評論，回憶了他在摩托羅拉的日子半導體行業早在1984 年就開始使用Calma CAD 系統進行IC 設計。當時，Clein 使用彩色鉛筆、半透明塑膠聚酯薄膜和Calma 數位化系統來開發各種IC 光罩層。他以紅色鉛筆表示多晶矽FET 閘極層，黃色表示擴散掩模層，綠色表示P+ 離子注入層，紫色表示n 阱擴散，藍色表示單金屬掩模層，黑色表示接觸切口。除紫色外，這些顏色與第64 頁中描述的顏色相同，並用於在Mead-Conway 開創性的書籍《Introduction to VLSI Systems》中的色板圖像上說明IC 層。

Clein使用具有三種不同比例的三角尺製作了一個大型背光燈檯，使特徵縮放變得更容易。繪圖比例為1000 倍，因此圖紙上的一毫米代表最終IC 掩模上的一微米。這是一個完全手動的設計過程，因此存在許多錯誤和重新繪製的線條。 Clein 使用可充電電動橡皮擦來幫助糾正錯誤並做出ECO 變更。當圖紙完成並檢查後，每張聚酯薄膜都透過Calma 系統手動數位化。

（作者註：20 世紀70 年代中期，我在Hewlett-Packard 使用相同的設計技術來定義電路板的光罩層。）

Calma 在1970 年代穩步發展，並於1978 年被聯合電信收購。 （如今，聯合電信更名為Sprint，即無線電話營運商。）僅僅30 個月後，通用電氣(GE) 從聯合電信手中收購了Calma。 GE 將Calma 重點放在機械工程師的CAD 系統上，而該公司的電子業務開始下滑。 20 世紀80 年代，Daisy、Mentor Graphics 和Valid Logic 的下一代CAE（電腦輔助工程系統）興起。 Calma 沒有從CAD 過渡到CAE，並失去了在電子領域的動力。 1988 年，GE 將Calma 的電子業務出售給Valid Logic。

儘管公司被出售，其產品也從市場上消失，但Calma 從未真正從電子領域消失。原始GDS 系統及其後繼系統（1978 年推出的GDS II）的資料格式沿用並且仍然是IC 產業用來定義IC 遮罩組層的標準資料庫格式。 GDS II 文件是整個IC EDA 產業所依據的基礎交換標準之一。

2.Applicon

Applicon 是三大CAD 公司中下一個成立的公司。一群程式設計師——Gary Hornbuckle、Fontaine Richardson、Richard Spann 和Harry Lee——當時在麻省理工學院林肯實驗室研究高級互動圖形，他們認為這項技術將為一家新公司奠定良好的基礎。最初，他們將公司命名為Analytics, Inc。但是，「Analytics」這個名稱已被佔用，因此創始人發明了新名稱：Applicon。

林肯實驗室所做的部分工作是開發使用手寫筆在平板電腦上輸入的命令手勢。這種形式的指令輸入成為Applicon 產品的定義特徵之一。 GE是早期投資者，最終擁有該公司28%的股份。最初，該公司的目標是印刷電路板和積體電路設計。早期的系統基於IBM 的1130 計算機，並使用來自MIT 衍生公司Computek 的帶有存儲管顯示器、鍵盤和平板電腦的交互式終端。 Applicon 選擇了IBM 1130 計算機，因為它可以租賃，而Applicon 認為避免最初購買硬體將有助於某些銷售情況。然而，Applicon 在只銷售了少量基於IBM 的系統後，轉而使用數位設備公司(DEC) PDP-11 小型主機。該公司幾十年來一直與DEC 合作。

與Calma 和Computervision 專注於向企業繪圖部門銷售系統不同，Applicon 專注於研發實驗室的設計部門。與競爭對手不同的是，Applicon 提供了泰克儲存管顯示器（Tektronix storage-tube displays）和基於Applicon 自己的基於位片技術（bit-slice technology）的高性能32 位元圖形處理器的光柵顯示器（raster displays ）的組合，該處理器獨立於系統的中央處理器處理圖形任務。到1981年，該公司90%以上的終端出貨量都是光柵設備（raster devices）。 Applicon 也在1977 年設計並製造了自己的大幅面噴墨彩色繪圖儀（large-format, ink-jet color plotter）。該繪圖儀不是線上設備。它由磁帶驅動器供電。

到了1980 年，Applicon 開發機械CAD 軟體，例如實體建模軟體套件。該公司最強勁的市場仍然是電子設計，但未來銷售潛力最大的似乎是機械CAD 系統，因此Applicon 相應地專注於其軟體開發。 Applicon 於1980 年7 月22 日上市。在Applicon 公開發行之前，通用電氣提出收購其不擁有的該公司剩餘72% 的股份，但遭到拒絕。隨後，GE 收購了另一家CAD/CAM 供應商並收購了Calma。僅僅14 個月後，Schlumberger以全股票交易收購了Applicon。然後，在1985 年，Schlumberger將Applicon 與專門從事數控軟體的MDSI 合併。同時，Schlumberger剝離了Applicon 的電子業務，並將其分配給Schlumberger司結構內的另一個名為Factron 的實體，該實體生產電子測試設備。結果，Applicon 的電子業務萎縮了。

Schlumberger於1986 年撤銷了這項決定，但損害已經造成。電子設計應用程式已從公司的主要產品供應上升到銷售額的10% 左右。 Applicon 現在基本上就是一家機械CAD 公司。到了1993 年，Schlumberger似乎厭倦了Applicon，並將其賣給一家名為Gores Enterprises（現稱為Gores Group）的私募股權集團，該集團專門收購屬於大公司子公司的技術相關公司，削減員工和管理費用，並專注於對現有客戶的銷售。到了1999 年，Gores Enterprises將Applicon 的剩餘資產賣給Unigraphics Solutions。那時，Applicon 的收入主要來自軟體維護。

3.Computervision

Philippe Villers 在20 世紀40 年代逃離被佔領法國，經由加拿大來到美國。在哈佛大學獲得本科學位和麻省理工學院MSME 學位後，他在GE 的管理培訓課程中度過了幾年。隨後，他在Perkin Elmer、Barnes Engineering、Singer-General Precision 的Link Division 和波士頓的Concord Control 工作。 1969 年，Villers與馬丁艾倫(Martin Allen) 創立了Computervision，後者曾是Villers在Singer 的老闆。除了Singer 之外，艾倫還曾在TRW 和Martin-Marietta 工作過。

Villers 和Allen 計劃進入CAD 市場，專門針對電子市場，但該公司在開發CAD 產品時需要立即獲得收入，因此Villers 設計了一款自動掩模對準機，出售給半導體行業。他從新興半導體設備行業的早期進入者Kulicke & Soffa 購買了手動掩模對準器，並添加了機械驅動機構和控制電子設備，將對準器轉換為自動化使用。 Computervision 的Autolign 迅速成為該公司的暢銷產品，並且多年來一直是該公司的重要收入來源。

該公司將其首款CAD 產品命名為CADDS-1（Computervison Automated Design and Drafting System），瞄準印刷電路和一般2D 繪圖市場。 CADDS-2 新增了IC 設計功能。儘管該公司最初的目的是將其CAD 系統建立在電腦分時系統的基礎上，但當時的300 波特電信系統（300-baud telecommunications systems）根本不支援互動式設計。 CADDS-1和-2運行在16位元Data General Nova 1200小型機上，並使用16位元資料庫進行設計，很快就達到了極限。

與這個時代的大多數CAD 系統一樣，CADDS 系統使用泰克儲存管顯示器（Tektronix storage-tube displays）。 CADDS-2/VLSI 於20 世紀70 年代末推出，基於在Computervision 的CGP-100 圖形資料處理器上運行的32 位元資料庫，該處理器很大程度上基於Data General 的Nova 架構，但具有擴展的內存尋址和附加圖形指令Data General 對Computervision 盜用其小型電腦架構並不感到興奮。

CADDS-3 專注於3D 機械設計，公司開始對電子市場失去興趣。 1981 年1 月，Villers在兩項新的合資計畫遭到拒絕後離開了公司。其中一項建議是建立一種低成本系統，將電腦和終端機組合成一個整合系統。今天，我們將這些稱為系統工程工作站，它們將在20 世紀80 年代成為一項巨大的業務。 Villers的另一個建議是將Computervision帶入機器人和人工視覺市場。離開Computervision 後，Villers 創立了一家名為Automatix 的公司，進入了這兩個市場。

最終，Computervision 將採用Sun 工作站並結束其電腦製造工作。到20 世紀80 年代末，Computervision 堅定地專注於機械和AEC（建築、工程和土木或建造）市場。 Prime Computer 於1988 年收購了Computervision，但該公司幾年前就不再是電子市場的一股力量。

與此同時，三家新公司正在穩步前進。

這些公司並不是CAD 公司，因為電子產業現在需要的設計支援超出了電腦輔助繪圖所能提供的範圍。該行業需要CAE（電腦輔助工程）系統來提高生產力，該系統是為滿足開始開發複雜多層電路板、客製化IC 和閘陣列的電子工程師的需求而量身定制的。 20 世紀80 年代，三家新公司崛起，引領了這個爆炸性的新市場。

CAE 時代

Daisy、Valid 和Mentor Graphics

到20 世紀70 年代末，包括Calma、Applicon 和Computervision 在內的領先CAD 公司開始對電子市場失去興趣，轉而轉向機械CAD。這種興趣的缺乏很可能反映了電子和半導體公司對高效繪圖系統以外的其他東西的需求。 CAD 系統產生的繪圖完全能夠產生電路板和IC 的光掩模，但這些系統能夠理解多邊形。他們不理解這些多邊形所代表的電子設備。 CAD 系統可能知道14 針和40 針DIP 之間的區別，但他們不知道NAND 閘、微處理器或DRAM 是什麼。

隨後，1979 年，加州理工學院(Caltech) 的卡弗·米德(Carver Mead) 教授和施樂帕洛阿爾托研究中心(Xerox PARC) 的林恩·康威(Lynn Conway) 向電子行業投下了一重磅炸彈－出版了一本名為《Introduction to VLSI Systems》（通常被稱為「Mead and Conway」）的教科書。該教科書提出了一種結構化IC 設計方法，該方法基於Mead 從1970 年開始在加州理工學院教授的MOS IC 設計課程，以及Conway 的許多實際貢獻。

1976 年，施樂帕洛阿爾托研究中心邀請米德教授他的課程的高度壓縮的3 天版本。 1973 年加入PARC 的林恩康威(Lynn Conway) 就在觀眾席中。在加入PARC 之前，Conway 在IBM 和Memorex 開發電腦架構。她抓住了Mead 的想法，開發了可擴展的設計規則和用於開發VLSI IC 的正式方法，並創建了一種多項目晶片(MPC：multiproject chip) 方法，用於將多個設計放在一個晶圓上，以降低IC 原型設計的成本。

1976 年初，施樂帕洛阿爾托研究中心(Xerox PARC) 和加州理工學院(Caltech) 啟動了一項合作研究項目，旨在探索更簡單的矽設計系統方法。加州理工學院的米德和帕洛阿爾托研究中心的康威加入了這個計畫。 Mead 向PARC 教授MOS 設計，Conway 向Mead 教授電腦架構和設計。加州理工學院矽結構計畫的其他企業合作夥伴包括IBM、英特爾、數位設備公司和惠普。這次合作最重要的成果稱為VLSI 設計的Mead-Conway 方法。 1976 年Mead 在PARC 發表演講後不久，Doug Fairbairn 就開始為Conway 工作。 Fairbairn在他的口述歷史中描述了所發生的事情：

「因此，在76 年到78 年期間，我主要與Lynn [Conway] 合作，幫助完善這種方法並找出哪些有效，哪些無效，設計晶片，製造它們，弄清楚如何你」我們要製作掩模，如何製作多項目晶片。另一個人艾倫·貝爾（Alan Bell）當時也加入了。因此，林恩[康威] 開始圍繞整個活動建立一個真正的小組。然後就在那裡，我不知道他們具體什麼時候開始，但林恩和卡弗開始合作寫《Introduction to VLSI Systems》一書。

「……每個人都問，是Carver寫的嗎？是Lynn 寫的還是別的什麼？顯然，核心思想都是從Carver開始的。Lynn 的背景是電腦體系結構。但她可以看到——她可以看到VLSI 所承諾的未來，就像Ivan Sutherland 所看到的那樣，如何將某些電腦架構映射到非常高密度、高性能的VLSI 電路中——如果你認為它們是VLSI 架構，而不是普通的門級架構。

「……Lynn與Carver合作寫了這本書。Lynn親自寫了這本書。我認為書中的每個角色都是Lynn打造的。但大多數高層次的想法都來自Carver。所以，Carver仍在加州理工學院任教。圖片以及所有這些東西 所以，她創作了那本書，實體地創作了這本書，並且我確信，她貢獻了許多詳細的想法、說話的方式等等。很大程度上是一次合作。 我的意思是，如果沒有他們中的任何一個，這本書就不可能出現。的合作範例。

Mead-Conway 設計方法的訊息透過IC 設計的大學課程和企業課程傳播開來。

1978 年，Conway 根據這些材料在麻省理工學院教授了類似的課程，她豐富的講師筆記和錄影帶被數十名大學教授用來培訓整整一代IC 設計工程師。基於這種方法並使用教科書手稿和Conway 教學筆記和錄影帶的課程由加州理工學院的Ivan Sutherland、卡內基美隆大學的Robert Sproull 和聖路易斯華盛頓大學的Fred Rosenberger講授。

突然之間，更多想要設計自己的專用IC 的工程師現在有了一種方法來實現這一目標。當然，他們需要更好的工具。因此，Mead-Conway VLSI 設計方法引發了電腦輔助工程(CAE：computer-aided engineering) 工具的新浪潮，並培訓了許多開發這些工具的工程師。這一浪潮在20 世紀80 年代初襲來，三家公司的誕生在這十年中佔據主導地位：Daisy Systems、Mentor Graphics 和Valid Logic。

1.Daisy Systems

兩位英特爾工程師Aryeh Finegold 和David Stamm 於1980 年或1981 年創立了Daisy Systems。 （這兩年在不同的歷史中都有出現。）David Stamm 於1974 年1 月加入英特爾，成為該公司微處理器團隊的第六人。最初，他修復了公司4004 和4040 微處理器中的錯誤。然後，他設計了Intel 4308，這是Intel 4040 的支援晶片，結合了1 KB ROM 和一些I/O 擴展端口。隨後他加入了英特爾的8048 微控制器專案。 Stamm接受母校普渡大學訪問時表示：

「在英特爾，我的一位同事決定創辦自己的公司。他正在享受一生中最快樂的時光。我看到他的公司從構思階段到交付產品的進展，我決定這就是我想做的事情。我花了很多夜晚和周末與我的第一家公司Daisy Systems 的另一位最終創始人一起集思廣益，討論了幾個不同的想法。

「我們問了很多問題：這個產品有市場嗎？我們可以建造它嗎？我們會把它賣給誰？我們回到了一個接近我們所知道的想法。Daisy Systems 將構建軟體，英特爾的工程師可以使用該軟體更好地設計微處理器。

Stamm提到的同事是阿耶·費內戈爾德（Aryeh Finegold），他在開始工程生涯之前曾擔任以色列國防軍的傘兵指揮官。 1977 年，他移居美國，開始在英特爾工作，領導一個開發下一代微處理器架構的團隊。在英特爾工作期間，他注意到電子設計缺乏自動化，並決定他可以為此做些什麼。 Finegold 和Stamm 從英特爾招募了其他幾位工程師，並創辦了Daisy Systems。他們還聘請了Calma 電子部門的營銷副總裁Harvey Jones，並任命Vinod Khosla 為財務長。

Daisy 迅速成為CAE 領導者，提供用於原理圖捕獲、邏輯模擬、模擬SPICE 模擬、時序驗證、參數提取、印刷電路板設計和半導體晶片佈局的各種設計工具。正如當時常見的那樣，Daisy 設計了自己的工作站來運行其設計工具。 Daisy 的Logician 和Gatemaster 工作站及其後續產品基於Intel 微處理器，並添加了硬體圖形加速。

Daisy 的CAE 工具曾經一度大受歡迎，但後來卻不再受歡迎。

從1980 年到1985 年，Daisy 的銷售額從零飆升至1.22 億美元，但公司的命運在1986 年發生了逆轉，因為其專有工作站的選擇使公司陷入了困境。對於CAE 時代的多家公司來說，同時升級CAE 軟體和工作站的硬體設計是一個糟糕的決定。 1986 年中期，Daisy 的股價從37 美元跌至5 美元，董事會罷免了Finegold。 1989 年，Finegold在接受採訪時為自己的記錄進行了辯護，他說：「多年來，任何向Daisy 投資10,000 美元的人都會收到300 萬美元。如今，Daisy 的前200 名員工全部都是百萬富翁，其中包括秘書和門衛。

1988 年，Daisy 決定透過收購Cadnetix（另一家成立於20 世紀80 年代初、專門從事印刷電路板設計的CAE 公司）來嘗試增強其銷售額。 Daisy 聘請Bear Stearns擔任此次收購的財務顧問。然而，Cadnetix 不希望根據擬議條款被收購，因此Daisy 透過收購Cadnetix 股票發起了敵意收購。 Bear Stearns和Daisy隨後修改了合作條款，表示Bear Stearns也將協助Daisy取得交易融資。 Bear Stearns簽發了兩份金額分別為5000 萬美元和1 億美元的高度自信的信用證，為該交易提供融資。

在得知Bear Stearns有意為此次收購提供資金（無論是敵意與否）後，Cadnetix 改變了立場，開始就友好收購或合併進行談判。 Daisy 和Cadnetix 同意分兩階段合併，Daisy 將首先以現金購買50.1% 的已發行Cadnetix 股票。然後，六個月後，Daisy將使用現金和可轉換債券購買剩餘的股票。完成第一期後，Daisy開始安排第二期的融資，但事情進展並不順利。 Daisy被迫向Bear Stearns申請過橋貸款。該請求被拒絕，但Bear Stearns告訴黛西，海勒金融願意為第二階段的合併提供資金，但條件對Daisy不利。最終，整個反向收購/合併都失敗了。合併後，Daisy 的財務狀況惡化，債權人迫使該公司於1990 年根據美國破產法第11 章非自願破產。

（註：從1982 年到1985 年，我在Cadnetix 設計了基於Motorola 68000 微處理器系列的工作站。在這次合併業務開始之前我就離開了。）

2.Valid Logic

1980 年，Jared “Jerry” Anderson博士想要創辦一家新科技公司。他創立了多家新創公司，包括Decision Inc（一家為Data General 小型機提供磁碟和磁帶控制器的供應商）和Two Pi Corp（生產執行IBM 370 指令集的小型機）。 Two Pi V32 小型主機是基於由4 位元AMD 2901 處理器片建構的微編碼處理器。 Ball Corp 收購了Decision, Inc，NV Philips 收購了Two Pi。 Anderson希望繼續他的連續創業精神，他的追求將他帶到了勞倫斯·利弗莫爾國家實驗室(LLNL：Lawrence Livermore National Lab)，那裡的兩名博士生湯姆·麥克威廉姆斯(Tom McWilliams)和科特·維多斯(Curt Widdoes) 在過去五年裡一直致力於S-1 超級電腦專案。

Anderson來到LLNL 並非偶然。這些都是熟悉的地方。當LLNL 更名為加州大學輻射實驗室利弗莫爾分校時，安德森在LLNL 獲得了自己的博士學位。他曾在開發hydrogen bubble chamber的團隊中工作，該室用於研究粒子相互作用和共振態。 Luis W Alverez 教授領導了該團隊，並因這項工作榮獲1968 年諾貝爾物理學獎。當聯邦為LLNL 的工作提供的資金開始枯竭時，Anderson離開了LLNL，開始發展高科技業務。

Anderson讀過有關為S-1 電腦專案開發的SCALD 設計工具的已發表論文，該專案是勞厄爾·伍德(Lowell Wood) 博士的創意，他是LLNL 的物理學家，也是愛德華·泰勒(Edward Teller) 的得意門生。伍德設想S-1 計畫分為五個階段，但只完成了前兩個階段。第1 階段於1978 年完成，稱為Mark 1。它是一台單節點、10-MIPS 計算機，由5300 個主頻為10MHz 的ECL-10K IC 建構而成。 Widdoes 和McWilliams 設計了Mark I 硬體。 Mike Farmwald 編寫了微程式碼。 Jack Rubin 加入了團隊並幫助調試機器。 Mark IIA 計算機是一款基於ECL-100K IC 的15-MIPS 計算機，直到Valid Logic Systems 成立後才完成。

然而，S-1 專案最重要的部分不是硬件，而是為創建硬體而開發的圖形化、分層設計工具。這些工具統稱為SCALD（structured computer-aided logic design：結構化電腦輔助邏輯設計）。第一代SCALD 工具是基於史丹佛大學繪圖系統(SUDS：Stanford University Drawing System)，這是一個圖形原理圖捕捉系統。 SUDS 類似Calma、Applicon 和Computervision 的第一代2D CAD 工具。 McWilliams 編寫了巨集擴展器，Widdoes 編寫了有線路由器和網表程序，以完善第一代SCALD 工具集。第二代SCALD工具增加了打包器（packager）、時序驗證器和自動佈局器，分別由Widdoes、McWilliam和Rubin編寫。

這三人同意與Anderson 一起創立Valid Logic Systems，該公司於1981 年1 月成立。最初，Widdoes 加入Anderson 一起創辦了公司。 McWilliam 和Rubin 留在LLNL 完成Mark IIA 計算機，但同時擔任Valid Logic 的顧問。 SCALD 軟體已進入公共領域，成為Valid Logic Systems 開發的工具的原型。事實上，該公司最初的名稱是SCALD Corp，但財務支持者並不關心這個名字。 SCALD 工具是大學級的。它們沒有被產品化，而是用Pascal 編寫的，因此在Valid 工具的開發過程中，它們被完全用C 重寫，該工具最初專注於閘陣列和電路板設計。與Daisy 一樣，Valid 選擇設計和建造自己的工作站硬體。這是一個顯而易見的選擇，因為該公司是由一群電腦設計師創立的。

最初，Valid Logic Systems非常成功。該公司於1983 年成功首次公開募股，即成立僅兩年。該公司的成功仍在繼續，Valid 於1988 年1 月收購了Calma（最初的三大CAD 公司之一）的電子部分。然而，隨著時間的推移，專有工作站的使用被標準工程性能的不斷提高所掩蓋。 Apollo、Hewlett-Packard 和Sun 等公司的工作站。 Anderson堅持要求Valid 保留其專有的工作站設計，而該公司開始落後。 Cadence Design Systems 於1991 年收購了Valid。

3.Mentor Graphics

與在矽谷及其周邊地區起步的Daisy 和Valid 不同，Mentor Graphics 的故事始於更北的俄勒岡州比弗頓。 Tom Bruggere 在主要大型電腦製造商之一的Burroughs 工作了幾年後，於1977 年初加入泰克（Tektronix）。他離開Burroughs是為了躲避南加州擁擠的人群。 Bruggere的專長是軟體。在Burroughs，他開發了作業系統。在泰克，他負責管理公司桌上型電腦的軟體應用程式開發。當時，泰克公司提供了一款基於該公司儲存管顯示技術的桌上型電腦。顯示技術在20 世紀70 年代幾乎被所有CAD 公司所採用，但泰克並不是一家電腦公司，其4051 桌上型電腦配備8 位元摩托羅拉6800 微處理器以及大型、緩慢的DC300 整合式磁帶驅動器，無法與Tektronix 競爭。諸如主要競爭對手惠普的9825 和9845 之類的機器。 （相信我，我當時在惠普桌上型電腦部門工作。）

泰克於1979 年開始開發下一代桌上型電腦。該公司計劃開發自己獨特的微處理器IC，從頭開始為該專有處理器編寫作業系統，為其獨特的儲存管顯示器創建圖形子系統，並開發用於這個完全專有系統的應用軟體套件。 Bruggere看出這個專案正在走向麻煩，當它在1980 年崩潰時，他開始認真考慮創辦自己的公司。

Bruggere與他的一些朋友和同事聚在一起，下班後，他們討論了他們可能創建的公司類型。同事之一 Gerard H. Langeler 在一篇題為「The Vision Trap」的文章中寫道：

「根據我們的才能和背景，我們知道該產品應該與電腦圖形學有關，並且沒多久我們就確定最有前途的應用領域是電腦輔助工程或CAE——電腦圖形學的自動化為設計複雜積體電路和印刷電路板的工程師提供原理圖擷取和模擬。

當然，正是在同一時期推動了Daisy 和Valid 的創作的同樣的觀點。 Bruggere 首先離開泰克，一個月後，同樣來自泰克的Gerry Langeler 和Dave Moffenbeier 加入。三人於1981 年4 月創立了Mentor Graphics，並開始聘請軟體工程師來開發創建CAE 工作站所需的程式。然而，與Daisy 和Valid 不同的是，Mentor 並未開發專有工作站。由於Bruggere 之前在Burroughs 和Tektronix 從事過硬體開發，因此他不願意讓Mentor 重新學習這些經驗教訓。幸運的是，Mentor 的一位最初支持者也投資了最早的工作站公司之一Apollo Computers，因此Mentor 最初採用了Apollo 工作站，並透過與Apollo 的OEM 協議進行銷售。 CAE時代的DMV公司都從硬體銷售中獲得了可觀的收入。

隨著公司成立並選定工作站硬件，核心團隊開始招募工程師（主要來自泰克）來開發所需的軟體。他們的目標完成日期是1982 年6 月在拉斯維加斯舉行的設計自動化會議。他們在最後一刻匆忙完成IDEA 1000 CAE 工作站，但及時做好了示範準備。 IDEA 1000 CAE 工作站大受歡迎，Mentor 團隊為未來的銷售拜訪做了多次預約。到1982 年底，該公司成功交付了價值約160 萬美元的CAE 系統。從那時起，Mentor 的收入穩步攀升，直到1990 年出現了麻煩。

Mentor 決定重寫其整個軟體套件，以適應具有統一資料庫的統一框架。新產品稱為version 8.0（eight dot oh）。然而，該公司在應對version 8.0時本質上是試圖吞下一條鯨魚。該產品延遲嚴重，以至於「eight dot oh」在Mentor 銷售人員和客戶中被廣泛稱為「late dot slow」。更糟的是，由於Mentor 的客戶知道該軟體的新版本即將推出，因此由於奧斯本效應，目前產品的銷量在1991 年下降，並在1992 年和1993 年繼續下降。當version 8.0最終到來時，它的性能驗證了其綽號中的“slow”部分。 Mentor 現在正處於嚴重的生存危險之中。 Langeler和Moffenbeier離開了公司，新任執行長Wally Rhines上任。隨後，Mentor 為了生存經歷了痛苦的轉變——不再是CAE 公司，而是EDA 公司。

EDA 時代

Cadence、Synopsys 和Mentor Graphics

不斷上升的複雜性推動了功能更強大的電子設計工具的誕生。當電路板和IC 佈局擺脫了鉛筆、紙張和手動操作的限制時，Applicon、Calma 和Computervision 的CAD 工具出現了。當第一個閘陣列出現時，多邊形表示不再足夠（when polygon representations no longer sufficed as the first gate arrays appeared），Daisy、Mentor 和Valid 的CAE 工具出現了。這些CAE 公司試圖為IC 和電路板提供一體化設計套件。

然而，摩爾定律導致IC 的複雜性遠遠超出了這些CAE 設計工具套件的能力。更複雜的IC 需要更精細的工具來進行邏輯模擬、時序分析和設計規則檢查，從而推動CAE 時代演進到EDA 時代。與CAD 和CAE 時代一樣，三家公司再次主導了EDA 時代：Cadence、Synopsys 和Mentor Graphics。

1.Cadence Design Systems

Jim Solomon 於1960 年越南戰爭期間從加州大學柏克萊分校獲得了電子工程碩士學位。他很快就在加州里弗賽德的摩托羅拉系統研究實驗室找到了一份工作，因為正如Solomon 在他的口述歷史中解釋的那樣，「這必須是一份國防工作，否則我就會被徵召入伍。 Solomon 調到位於菲尼克斯的摩托羅拉半導體產品部門，並在接下來的七年裡設計類比IC，包括運算放大器、穩壓器、類比乘法器、TV電路和立體聲解碼器。

隨後，C. 萊斯特·霍根(C. Lester Hogan) 和他的幾位副手離開了摩托羅拉，以填補仙童半導體公司因羅伯特·諾伊斯(Robert Noyce)、戈登·摩爾(Gordon Moore ) 和其他幾位才華洋溢的經理和技術人員離開而造成的管理漏洞。與半導體中的空洞流有些奇怪的相似之處，霍根的離開在摩托羅拉造成了類似的空洞，Solomon開始尋找替代工作。他加入美國國家半導體，管理一個開發混合訊號模擬裝置的團隊，包括A/D 和D/A 轉換器、開關電容器濾波器和電話IC。

早期的個人電腦激起了Solomon的好奇心，因此他購買了一台Radio Shack TRS-80 微型計算機並自學如何編程。不久之後，他將1974 年有關該主題的技術論文中的運算放大器理論編碼到TRS-80 中，並開始為他的團隊在國家半導體開發的模擬電路開發高級計算機宏模型。很快，他就擁有了一個模型庫，其中包括迄今為止設計的所有重要運算放大器。他還使用電話調製解調器連接到運行SPICE 電路模擬器的分時計算機，對測試電路進行了編碼並在TRS-80 上運行電路模擬。 Solomon 的巨集模型的運行速度比電晶體級SPICE 模型快100 倍。一路上，Solomon也學習如何編寫編輯器、解析器、測試語言和控製程式。同時，在國家半導體，IC 變得太大而無法進行手動設計，而Solomon的TRS-80 經驗表明電腦可以提供幫助。

1980 年左右，Solomon開始與加州大學柏克萊分校的Don Pederson 教授（SPICE 的創建者）、Alberto Sangiovanni-Vincentelli 和Richard Newton討論他的IC 設計自動化想法。最初，Solomon認為他會為國家半導體公司的團隊開發設計工具。最終，Solomon意識到他的想法和抱負對於一家半導體公司來說太大了。在他的口述歷史中，他說：

「我考慮了幾個星期，最後決定最好的方法是成立一家由半導體公司聯盟（CAD 工具的客戶）資助的新公司。對於像美國國家半導體這樣的公司來說，單獨融資需要太多資金。 」

Solomon向國家黨執行長Charlie Spork 提出了這個想法。在他的口述歷史中，他說：

「大多數執行長都會擔心我可能會跑去一家新創公司——他們會盡一切努力勸說我不要這樣做。那是我的頂頭上司的立場。Charlie卻反其道而行。他盡其所能所能地幫助了我，並成為了這家新企業的第一位投資者。

憑藉這筆種子資金，Solomon拜訪了美國和歐洲約20 個潛在的半導體合作夥伴。首先只有Harris Semiconductor公司認同Solomon的願景。最終，LM Ericsson 加入。 Solomon Design Automation (SDA) 於1983 年7 月成立，並立即開始招募。十八個月後，該公司在拉斯維加斯1985 DAC 上展示了其首個EDA 系統。

SDA 主要專注於IC 設計工具，反映了Solomon 在IC 設計方面數十年的經驗。隨著銷售額的成長，SDA 於1987 年開始考慮首次公開募股。該公司為首次公開募股做好了準備，並將其定於1987 年10 月19 日星期一。在股票市場上，這一天被稱為黑色星期一，因為這一天是道瓊工業指數平均下降22.6%，為此SDA 取消了IPO。

相反，SDA 決定透過與另一家已上市的EDA 公司ECAD 合併來上市。 Glen Antle 於1982 年與Paul Huang 和Ping Chao 共同創立了ECAD。當Gould 收購該公司並分拆其CAD 部門時，Antle 一直在系統工程實驗室(SEL) 的微電子產品部門工作。該小組後來成為ECAD，於1983 年推出了名為Dracula 的設計規則檢查器。 Dracula 很快就佔領了市場。

ECAD 於1987 年上市，即黑色星期一前幾個月，並於1988 年與SDA 合併。合併後的公司更名為Cadence Design Systems。

Solomon 和Antle 都不想成為Cadence 的執行長。 Solomon提名SDA 的後起之秀喬·科斯特洛(Joe Costello) 擔任新任執行長。 Antle因Costello的年輕而猶豫了（當時他還不到30 歲），但他同意嘗試Costello擔任首席營運長三個月。 Antle在不到一個月的時間裡態度就軟化了。他對Costello印象深刻，並告訴Solomon，Costello比宣傳的還要好。喬·科斯特洛(Joe Costello) 成為Cadence 的首席執行官，而安特爾(Antle) 和Solomon (Solomon) 則另謀出路。 Costello隨後開始打造EDA 帝國。

2.Synopsys

根據Aart de Geus 的口述歷史，他在抵達德州達拉斯的南方衛理公會大學(SMU：Southern Methodist University) 攻讀博士學位的那一刻就遇到了Ron Rohrer。 Rohrer 在加州大學柏克萊分校撰寫了SPICE 模擬器的前身，該模擬器被稱為「Computer Analysis of Nonlinear Circuits, Excluding Radiation」或CANCER。同時，Rohrer 剛剛成為SMU EE 系的主席。同一天，Rohrer成為de Geus的博士生導師。那次會議和這種關係的好處立即開始並持續了很多年。

正如de Geus在他的口述歷史中所描述的這種持續的關係：

「…Ron搬過很多地方，在SMU 的停留時間並不長。大約一年、一年半後，他繼續前進，最終來到了通用電氣。當我完成課程作業時，是時候弄清楚博士論文要做什麼了。 「當時，他在維吉尼亞州夏洛特斯維爾。

「我最終在他的地方待了三個月，這給指導某人的概念賦予了新的含義。事實證明，我認為Ron一生中大約只有八到九個博士生，而且我認為他們都做出了各種形式的相當好的貢獻。

「但發生的另一件事是，當我在那裡待了三個月時，他同時成為了通用電氣的經理，並基本上與我簽約開始在通用電氣工作。他說：「好吧，你在通用電氣工作期間可以攻讀博士學位。 「好吧，現實是，我確實在晚上完成了博士學位，很快GE 的工作就變得非常有趣，而且我也有機會在那裡構建東西。”

GE 是最早的半導體製造商之一，於1954 年創建了GE Solid State 來生產鍺電晶體。該公司於1980 年收購了半導體製造商Intersil，然後在1981 年4 月1 日收購了最初的CAD 公司之一Calma。 GE 還在北卡羅來納州創建了一個電子設計自動化小組，Rohrer 和de Geus 於1981 年搬到了那裡。 1985 年的經濟低迷加上Calma 糟糕的財務表現嚴重影響了通用電氣執行長傑克·韋爾奇的管理智慧。韋爾奇認為還有更有利可圖的事情可以做，通用電氣失去了對半導體的興趣。

面對迫在眉睫的裁員（韋爾奇的綽號是“Neutron Jack”，因為他輕鬆地解雇了通用電氣的員工，同時保留了建築物以削減成本並提高生產率），de Geus採訪了其他涉及半導體的公司，發現許多技術GE的設計自動化小組開發的軟體相對於其他公司的類似部門來說是相當先進的。

於是，de Geus以Jim Solomon最初的SDA商業計劃為模板，為一家EDA公司寫了一份商業計劃，並提交給GE的副董事長。在那次會議上，他得到了肯定，並承諾提供100 萬美元的風險投資。他的商業計劃要求籌集500 萬美元，因此他所需要做的就是再籌集400 萬美元。

這項任務花費了一個多小時，de Geus 也於1986 年創立了自己的EDA 業務，最初稱為Optimal Solutions。一年後，該公司更名為Synopsys。該公司的第一個產品是邏輯綜合工具。

先前，GE 的設計自動化團隊開發了一種名為SOCRATES 的邏輯綜合程序，以協助開發GE 閘陣列的設計。正如de Geus在他的口述歷史中所解釋的那樣：

「第一個好處是您可以編寫函數，20 分鐘後，您實際上就會得到一個網表。這就是所謂的自動化。第二個好處是，與手動操作相比，[SOCRATES]通常使用更少的門。 ，「好吧，透過這個的最長訊號在哪裡，我們可以讓它更短嗎？ 「即，我們能讓電路更快嗎？在接下來的幾年裡，它本身發生了巨大的變化，並在這個故事的後面真正成為了一個與眾不同的因素。但本質上，它是人類可以完成的步驟的自動化，如果你有三四個門，人類就非常好。了。

Synopsys 重寫了SOCRATES，從Fortran 移植過來。然後de Geus 帶著示範程式上路了。他的一站是Sun Microsystems，在那裡他向Sun 創始人Andy Bechtolsheim 演示了該工具。 de Geus在他的口述歷史中描述了接下來發生的事情：

「他們決定做一個基準測試，基準測試意味著當時人們會給我們一個他們已經設計好的電路，看看我們是否可以改進它。我們把電路放進去，實際上只用了幾分鐘，我們就得到了尺寸縮小了30%、速度加快了30% 的東西。可能是正確的。 好吧，我們回家看看。 '我們檢查了一下。這確實有效。 」

此類演示牢固地確立了Synopsys 作為EDA 巨頭的地位。與Cadence 的Costello 一樣，de Geus 隨後開始創建一個EDA 帝國。

3.Mentor Graphics

當Wally Rhines 在1993 年成為CAE 供應商Mentor Graphics 的執行長時，他並沒有試圖建立一個EDA 帝國。他正忙著阻止Mentor破產。正如前文所說，Mentor 透過預先發布Version 8.0引發了奧斯本效應，但發布的時間又晚又慢。 Mentor 的營收成長趨於穩定，隨後銷售額在1991、1992 和1993 年下降。正如Rhines在他的著作《From Wild West to Modern Life,》中所描述的那樣，幾件偶然的事情使Mentor 免於被遺忘：

「Mentor 對Version 8.0的押注使其從EDA 領域的第一名上跌到第三名。大多數軟體公司永遠無法從這種衰退中恢復過來。然而，我帶著樂觀的態度來到Mentor。畢竟，大多數產品迭代失敗的公司可以迅速轉向現有的其他創新，並重新產生動力。項目以試圖挽救它。

「透過一些痛苦的裁員和Version 8.0支出的減少，我們能夠阻止現金流失，這使我們能夠找到可以成為事實上標準的領域。架子上並不是完全空蕩蕩的。例如，儘管Falcon 8.0 版本過渡遇到困難，Mentor 的系統設計業務仍然取得了成功。團隊開發一個與Version 8.0接口的“Version 8.0”，以防萬一它起作用，然後繼續投資傳統的PCB 設計業務，在整個Version 8.0混亂時期和進入1990 年代，PCB 收入持續增長。

「在宣布Version 7.0不會擴展，但只要該環境可用時就會被Version 8.0取代後，Mentor 銷售人員幾乎沒有什麼可賣的。創新的銷售團隊與「增值服務」團隊合作，為不受Version 8.0過渡影響的現有產品尋找新用戶。 ，現在歸戴姆勒所有。

「說服他們從手動佈線設計轉向EDA 並不容易，但他們成為了名為『LCable』的『field-developed』產品的第一批採用者，該名稱反映了其在佈線設計和驗證中的使用以及卡車和汽車的線束。

Rhines 在德州儀器(TI) 工作時是Mentor 的客戶之一，他知道Mentor 擁有領先的模擬技術。不幸的是，該技術已出售給Quickturn Design Systems。 Rhines 也知道Mentor 已經簽署了TI 實體驗證軟體的OEM 授權協議，並將其作為「Checkmate」工具出售，因此這似乎是該公司的一個可能的優勢。然而，TI 拒絕延長Checkmate 許可證，因此Mentor 購買了該軟體的權利，重寫了該軟體，並以「Calibre」的名稱進行銷售。新工具箱中又多了一項工具。 Mentor 能夠讓主要的IC 代工廠（TSMC、UMC 和GlobalFoundries）採用Calibre。

Rhines寫道：「隨著事情的進展，Mentor 擁有了許多強大的、甚至是一流的工具：Calibre 物理驗證、Tessent 測試設計、Expedition PCB 設計、Calypto/Catapult 高級綜合、汽車嵌入式電子產品以及其他八個工具，按照官方Gary Smith EDA 分析中提供的指標。水平在EDA 行業中並不常見。

在努力扭轉局面的過程中，Rhines 成功創建了Mentor 的EDA 帝國。舞台已經搭建好了。 EDA版本的《權力的遊戲》即將開始。

收購時代

EDA 收購時代緊接在EDA 時代到來。

SDA於1987年與ECAD合併成立Cadence，新公司的第一次收購是在1989年。迄今為止，該公司已進行了近40次收購；Synopsys 成立於1986 年，首次收購發生在1990 年。迄今為止，該公司已進行了100 多次收購；Mentor Graphics 在1993 年左右從一家垂死的CAE 公司轉型為一家充滿活力的EDA 公司，其轉型後的第一次收購是在1997 年。該公司在2017 年被西門子收購之前至少進行了15 次收購。

這三家領先的EDA 公司都參加了這場收購競賽，試圖在EDA 領域超越其他兩家競爭對手。

這三大EDA公司的收購行為體現了一個微觀的EDA產業，該產業產生了一些以被收購為主要目的的EDA新創公司。已故的Jim Hogan 於30 多年前在Cadence 開始了他的EDA 之旅。他既是顧問，建議受到EDA 社群的廣泛徵求，也是EDA 新創公司的開發商，準備被三大EDA 公司之一收購，首先是透過Cadence 的Telos Venture Partners，後來是透過他自己的Vista Ventures。該公司由他與他的朋友Scott Becker共同建立，Hogan會找到一些有想法的聰明的創業工程師，為他們提供資金或獲得資金，然後在稍後的某個時間通過為公司尋找買家來收穫他的投資。我有幸成為Jim Hogan的眾多朋友之一，他也於2021 年過世。

以下是三大EDA 公司的收購清單，按日期、被收購公司名稱和購買技術列出。這些清單並不詳盡，但顯示了這些EDA 新創公司提供的工具和技術的多樣性。這份清單令人難以置信。

Cadence的收購

• 2024 Invecas Inc –Design engineering, embedded software, and system-level solutions provider
• 2023 Intrinsix Corporation –Semiconductor design services provider
• 2023 Rambus –SerDes and memory interface PHY IP
• 2022 OpenEye Scientific –Computational molecular modeling and simulation software
• 2022 Future Facilities –Computational fluid dynamics (CFD) for electronics cooling and energy performance optimization
• 2021 Pointwise – CFD mesh generation
• 2021 NUMECA – CFD, mesh generation, multi-physics simulation
• 2020 InspectAR Augmented Interfaces – Augmented reality design software
• 2020 Integrand Software – Analysis and extraction software for large ICs and 3D packages
• 2019 AWR Corporation – Wireless RF application design software
• 2017 Nusemi – High-speed serializer/deserializer (SerDes) communications IP
• 2016 Rocketick Technologies – Multi-core parallel simulator
• 2014 Jasper Design Automation – Formal analysis and verification
• 2014 Forte Design Systems – High-level synthesis (HLS)
• 2013 Evatronix – Semiconductor IP
• 2013 Tensilica – Configurable processor IP, dataplane processing IP
• 2013 Cosmic Circuits – Analog and mixed-signal IP for mobile devices
• 2012 Sigrity – Signal, power, and thermal integrity analysis, IC package design
• 2011 Azuro – Clock concurrent optimization
• 2011 Altos Design Automation – Foundational IP characterization, standard-cell libraries
• 2010 Denali Software – Memory models, design IP, verification IP
• 2008 Chip Estimate – IP portal, IP reuse management
• 2007 Clear Shape – Design for manufacturing (DFM)
• 2007 Invarium – Lithography modeling and pattern synthesis
• 2006 Praesagus – Manufacturing variation prediction
• 2005 Verisity – Verification automation, hardware acceleration
• 2004 Neolinear – Analog and mixed-signal IC layout, circuit sizing
• 2003 Verplex – Formal verification, equivalence checkers
• 2003 K2 Technologies – Mask Layout Preparation
• 2003 Celestry Design – Dense modeling, full-chip circuit simulation
• 2002 IBM's DFT tools & group – Design-for-test (DFT) software
• 1999 OrCAD Systems – PCB and FPGA design
• 1998 Quickturn Design Systems – Emulation hardware
• 1998 Bell Labs Design Automation – Simulation and verification software
• 1997 Cooper & Chyan Technology + UniCAD – Placement and routing software, PCB Design
• 1993 Comdisco Systems – Digital signal processing and communications design
• 1991 Valid Logic – Gate-level design software
• 1990 Automated Systems, Inc – PCB Design Automation
• 1989 Gateway Design Automation – Simulation software

Synopsys的收購

Synopsys 收購的公司比Cadence 或Mentor 還要多。該公司對其收購進行了分類，並認為其中一些收購具有戰略性。策略性收購在下面以斜體字顯示。

1、Software Security & Quality

• 2022 WhiteHat Security – Dynamic application security testing (DAST)
• 2021 Code Dx – Application software security risk management
• 2020 Tinfoil Security – DAST and application programming interface (API) testing
• 2017 Black Duck Software – Solutions for securing and managing open-source software
• 2017 Forcheck – Static code analysis
• 2016 Codiscope – Code security tools
• 2016 Cigital – Security managed and professional services software
• 2015 Goanna Software – Static source code analysis tools
• 2015 Protecode – Open-source software (OSS) license and security management
• 2015 Seeker – Software security and interactive application security testing (IAST)
• 2015 Codenomicon – Software security
• 2014 Kalistick – Cloud-based software QA
• 2014 Coverity – Quality, testing and security tools

2、Verification and Prototyping

• 2023 Imperas – Processor simulation models and modeling
• 2023 PikeTec – Automotive software testing and verification
• 2020 Terrain Technologies – SystemVerilog for IC design and verification
• 2019 DINI Group – FPGA-based boards for emulation and product development
• 2019 QTronic GmbH – Simulation, test tools, and services for automotive software
• 2016 WinterLogic – Fault simulation
• 2015 Atrenta – Static and formal verification
• 2012 SpringSoft – IC design software
• 2012 EVE – FPGA-based emulation platforms
• 2012 ExpertIO – Verification IP (VIP)
• 2011 nSys – VIP
• 2010 ZeroSoft – Logic Verification
• 2010 VaST Systems – Virtual prototyping
• 2010 Nusym – Functional verification
• 2010 CoWare – Electronic systems design
• 2008 Synplicity – FPGA and IC design, rapid prototyping
• 2008 CHIPit – End-to-end verification
• 2007 ArchPro – Power management for IC design
• 2006 Virtio – Virtual prototyping
• 2003 Qualis VIP – Verification IP
• 2002 Co-Design Automation – SOC verification
• 2001 C Level Design – Simulation accelerator technology
• 2000 Leda SA – AMS IP
• 2000 VirSim – HDL debugger and analyzer
• 1999 Covermeter – Verilog code coverage tool
• 1999 Apteq – Verilog analog simulation tools
• 1998 Systems Science – Simulation and test tools
• 1998 Radiant Design Tools – Simulation optimization tools
• 1997 Viewlogic – IC design and simulation tools
• 1995 Arkos – Logic emulation
• 1994 Logic Modeling – Software models and hardware modelling systems
• 1994 CADIS – DSP design tools
• 1994 Arcad – VHDL models for telecommunications
• 1993 ExperTest – Fault simulation
• 1990 Zycad – Gate-level simulation

3、Silicon IP

• 2020 INVECAS IP – Logic, embedded memory, general I/O, analog, and interface IP
• 2019 eSilicon IP – Memory IP
• 2018 Silicon and Beyond – High-speed SerDes IP
• 2018 Kilopass Technology – Non-volatile memory IP
• 2017 Sidense Corporation – Non-volatile memory IP
• 2015 Bluetooth Smart IP from Silicon Vision – Wireless IP
• 2015 Elliptic – Security IP
• 2014 Target Compiler – Processor IP and tools
• 2012 SerDes IP from MoSys – SerDes IP
• 2012 Inventure – Interface IP
• 2010 Virage Logic – Interface and analog IP
• 2009 MIPS Analog – Analog IP
• 2007 MOSAID SIP – DDR memory and memory PHY IP
• 2005 TriCN – I/O and SerDes IP
• 2004 LEDA Design – Digital and mixed-signal IP
• 2004 Cascade – PCIe IP
• 2004 Accelerant – High-speed SerDes IP
• 2004 Progressant – Low-power transistor IP
• 2002 inSilicon – USB IP
• 1995 Silicon Architects – Structured ASIC design IP
• 1993 Compiled Designs – VHDL modeling and simulation tools

4、Silicon Engineering

• 2021 IC and Flat Panel Display Solutions from BISTel – Yield management/prediction software
• 2020 Light Tec – Optical scattering measurements and measurement equipment
• 2018 PhoeniX Software – Photonic IC design automation
• 2017 Quantumwise – Materials modeling for 5nm processes and below
• 2016 Gold Standard Simulations – TCAD and EDA simulation software
• 2016 Simpleware – 3D scan conversion software
• 2014 Brandenburg Gmbh – Optics design, optimization, and simulation software
• 2012 RSoft Design Group – Photonics design and simulation software
• 2012 Mask Synthesis from Luminescent Technologies – Inverse lithography technology for photomask generation
• 2010 Optical Research Associates – Optical design software
• 2006 SIGMA-C – Optical, e-beam, and next- generation lithography (NGL) simulation software
• 2005 HPL Technologies – Design-to-silicon design flow
• 2004 ISE – DFM software
• 2003 Numerical Technologies – Mask data preparation software

5、Chip Design

• 2023 Maxeda – Intelligent floor-planning software
• 2023 Silicon Frontline – Post-layout verification software
• 2022 FishTail Design Automation – RTL-to-signoff constraints generation and verification
• 2021 Concertio – AI-powered performance optimization software
• 2020 Moortec – Process, voltage, and temperature (PVT) sensors for on-chip monitoring
• 2020 Dorado DA – Engineering change order (ECO) software
• 2020 Qualtera – Big data analytics for semiconductor test and manufacturing
• 2012 Ciranova – Transistor-level layout for advanced process nodes
• 2012 Magma – IC design software
• 2011 Extreme DA – Performance, power consumption and manufacturing yield improvement
• 2010 Synfora – C/C++ high-level synthesis tools
• 2009 TeraRoute – Gridless, shape-based, autorouter for sub-100-nanometer IC designs
• 2009 Gemini – Complex analog and mixed-signal (AMS) verification
• 2007 Sandwork Design – AMS verification tools
• 2005 Nassda – Full-chip circuit verification software
• 2004 Monterey Design – RTL-to-GDSII and virtual prototyping tools
• 2004 iRoC SA – Memory built-in-self-test (BIST) technology
• 2004 Analog Design Automation – Automated AMS circuit optimization
• 2003 InnoLogic Systems – Memory and full-custom equivalence checking technology
• 2002 Avant! – Advanced physical IC design
• 2000 The Silicon Group – IC design services
• 1999 Gambit – Gate-array layout system
• 1999 Stanza – Deep submicron IC design tools
• 1998 Everest Design Automation – Shape-based, top-level routing technology
• 1997 EPIC Design Technology – Timing, power, and reliability simulation and analysis tools
• 1997 Advanced Test Technology – Automatic test pattern generation (ATPG)

值得強調的是，Synopsys 最近也宣布收購Ansys，這是一家設計自動化公司，專注於流體動力學和多物理場模擬工具，其產業範圍遠超EDA。對於EDA 應用，Ansys 提供RedHawk-SC，這是一款深受IC 設計人員歡迎的電源完整性工具。 Ansys 在2011 年收購Apache Design Solutions 時將RedHawk 加入其軟體產品組合。

Mentor Graphics Acquisitions

• 2015 Calypto Design Systems – HLS tools
• 2015 Tanner EDA – AMS and MEMS integrated circuits
• 2014 Berkeley Design Automation – AMS circuit verification
• 2014 Nimbic – Electromagnetic simulation software
• 2010 CodeSourcery – GNU-based software development tools
• 2010 Valor Computerized Systems – PCB systems manufacturing
• 2009 LogicVision – Testing for IC manufacturing
• 2008 Flomerics – CFD
• 2007 Sierra Design Automation – Place and route (P&R) software
• 2004 Project Technology – Executable UML
• 2002 IKOS Systems – Hardware emulation
• 2002 Innoveda – PCB and wire harness design
• 2002 Accelerated Technology – RTOS and embedded software development
• 1999 VeriBest – PCB design
• 1995 Microtec Research – Real-time operating system (RTOS), software development
• 1995 Exemplar Logic – Logic synthesis
• 1994 Model Technology – VHDL simulation
• 1994 Anacad Electrical Engineering Software – Analog and mixed-signal design
• 1993 CheckLogic Systems – Automatic test pattern generation
• 1990 Silicon Compiler Systems – Logic synthesis, IC design tools
• 1990 Context Corp – Documentation systems
• 1989 Descartes Automation Systems – Place and route tools
• 1989 Performance CAD – Timing analysis
• 1989 Trimeter Technologies' assets – Logic synthesis
• 1988 Tektronix CAE and CASE Divisions
• 1988 Contour Design Systems – Analog IP libraries
• 1984 Synergy DataWorks – Hardware acceleration
• 1983 California Design Automation – PCB design

在編制這些收購清單時，我對人們為我們今天使用的EDA 工具所付出的巨大集體努力感到震驚。它停頓了一下。對於上面列出的一些收購，為被收購公司工作的工程師在三大EDA 公司之一找到了新職位。其他收購都是科技收購，這意味著被收購公司的員工走上街頭尋找新的就業機會。因此，上面的清單準確地描繪了EDA 行業動盪、動態的本質，類似於流行小說和電視劇《權力的遊戲》，但血腥程度要少一些。

IP時代

用於設計VLSI IC 的Mead-Conway 方法推動了三大主要CAE 公司（Daisy、Mentor Graphics 和Valid）的發展，而這又導致了後來三大主要EDA 公司（Cadence、Synopsys 和Mentor Graphics）的發展。如上所述，這三家EDA 公司的出現之後立即進入了一個漫長而持續的EDA 收購時代。

Mead-Conway 設計方法對標準單元使用的依賴也引發了20 世紀90 年代開始的設計IP 的出現。 Lynn Conway 對Mead-Conway 設計方法的眾多貢獻之一就是使用標準單元（standard cells）作為IC 設計的基本構建塊的概念。標準單元的使用始於Jim Rowson 為Xerox PARC 開發的ICARUS（Integrated Circuit ARtwork Utility System）設計系統，但這個想法很快就在整個半導體產業中傳播。

標準單元是比單一電晶體更大的物理設計。它們通常實現相當於多個邏輯閘的功能。最初，每個半導體裝置製造商和代工廠都有一套專有的標準單元。這些單元的設計及其相關的設計規則被視為商業機密，因此設計在晶圓廠之間不可互換。

具有三個金屬層的小型標準單元的渲染圖（電介質已被移除）。沙色結構是金屬互連，淡紅色結構是多晶矽柵極，底部的彩色塊是體晶矽。

Doug Fairbairn 在20 世紀70 年代後期在Xerox PARC 為Lynn Conway 工作，他意識到Mead-Conway 設計方法及其對半導體行業的連鎖反應需要時事通訊或雜誌來傳播新聞和圍繞半導體行業原創概念的核心思想。他成功說服施樂帕洛阿爾托研究中心系統科學實驗室經理伯特‧薩瑟蘭(Bert Sutherland) 資助出版一本名為《Lambda》的雜誌。 Fairbairn 將第一期放在一起。根據Carver Mead 的建議，Fairbairn 採訪了VLSI Technology，這是一家位於加州洛斯加托斯的代工廠新創公司，該公司正在開發基於Mead-Conway 方法的ASIC 設計流程。那次訪談成為該雜誌第一期的封面故事。 Fairbairn 在11 月就這篇文章採訪了該公司，並於隔年1 月加入了該公司，當時恰逢Lambda 雜誌第一期付印。

VLSI Technology 正在建造自己的晶圓廠為客戶生產晶片，但CAE 行業尚未真正跟上步伐，因此VLSI Technology 需要基於Mead-Conway 設計方法開發自己的設計工具。費Fairbairn 在他的口述歷史中解釋：

「我們稱之為使用者設計的VLSI。到了83 年，又出現了一個術語。這是ASIC。ASIC 一詞於 83 年發明。因此，我們是這些 [ASIC] 公司之一。這些公司被認為是. ..... ASIC 公司，也被認為是未來的公司。 …。同時，我們已經開始開發一整套設計工具，因為唯一的工具就是Calma。的唯一方式。

Fairbairn 聘請了在Xerox PARC 開發ICARUS 設計系統的Jim Rowson 來領導VLSI Technology 的CAD 團隊。然後事情開始發展，正如費爾貝恩解釋的那樣：

「隨著時間的推移，我們建立了定制業務——我們所做的事情被稱為——ASIC 業務，被稱為cell-based的業務——Cell libraries。LSI [Logic] 正在推動門陣列業務。因此，我們相互競爭市場份額。可以－他們不需要太多改變他們的方法就可以讓人們設計門陣列。設計門陣列，並更快地轉變它們，因為進入成本更低，更容易銷售。

「因此，他們的ASIC 業務收入成長速度比我們更快。幾年後我們意識到，我們確實需要兩者兼而有之。因此，我們進入了門陣列（gate-array）業務。​​他們意識到他們需要兩者兼而有之。

“事實證明，有價值的是盈利——擁有知識產權。擁有構建模組和知識產權。在純ASIC 業務中，您不擁有任何知識產權。”

到20 世紀80 年代後期，VLSI Technology 決定將這些設計工具及其標準單元庫分拆出來，成立一家名為Compass Design Automation 的公司。 Paul McLellan 成為這家新EDA 公司的首席執行官，並繼承了VLSI Technology 的標準單元庫，McLellan在Cadence部落格中寫道：

「當VLSI Technology 將Compass Design Automation 分拆為獨立公司時，除了所有EDA 軟體之外，Compass 還繼承了我們當時所說的'library business'。我們不僅為VLSI 本身創建了標準單元庫（以及一些門陣列庫），也為其他幾家公司（主要在亞洲和歐洲）創建了標準單元庫（和一些門陣列庫）。競爭的驗證，這是一個真正的市場。

最終，標準單元變得越來越大，直到它們包含大型LSI 模組，例如UART。然而，真正的IP突破是微處理器IP的開發，從Arm開始。 McLellan寫道：

「最初，VLSI [技術] 很難讓客戶在他們的設計中使用Arm 處理器（這樣我們就可以製造晶片，因為最初我們是唯一的被授權者）。任何人都會從製造微處理器的實際半導體公司以外的其他人那裡獲得微處理器許可的想法已經太陌生了。公司。 ，以此作為獲得Arm 的一種方式。

Arm 微處理器IP 在ASIC 業務中的成功為其他公司推出其他微處理器IP 架構打開了大門。微處理器製造商MIPS 是最早這樣做的公司之一，該公司成立於1984 年，旨在將史丹佛大學開發的MIPS RISC 處理器架構商業化。 Silicon Graphics (SGI) 將其工作站基於MIPS 處理器，並最終收購了MIPS，後者隨後專注於高階工作站級微處理器。在微處理器晶片業務十多年後，人們對MIPS 處理器的興趣逐漸減弱，SGI 在1998 年將MIPS 重新剝離，成為一家IP 授權公司。

2013 年，Imagination Technology 收購了MIPS，並繼續提供MIPS 處理器核心IP。然而，RISC-V 處理器架構已經超越了MIPS 核心（以及許多其他微處理器架構）。 Imagination 於2017 年出售了MIPS。在經歷了一系列財務災難後，MIPS 在2021 年以獨立公司的身份重新出現。現在，MIPS 和Imagination 都提供RISC-V 處理器內核，並且RISC-V 領域還有十多個競爭對手。

另外還有兩家公司涉足可配置核心的處理器IP 業務：ARC International 和Tensilica。可配置微處理器核心背後的想法是，客製化的核心可以更好地執行特定於應用程式的程式碼，那麼為什麼不建立工具來允許任何人開發自己的微處理器核心呢？

這個問題的答案是──很少有ASIC 設計人員想成為微處理器設計人員。他們更願意從目錄中選擇一個標準化的核心，將其添加到他們的設計中，然後就完成了。因此，ARC 和Tensilica 的成長速度都沒有Arm 快。 Virage Logic 於2009 年收購了ARC，隨後Synopsys 在2010 年收購了Virage，當時ARC 處理器IP 成為Synopsys DesignWare IP 系列的一部分，Cadence 於2013 年收購了Tensilica。

McLellan 在他的部落格中很好地總結了半導體IP 的現狀：

「我預計未來會看到更多的系統級IP。許多IP只有與使其工作所需的介面、無線電和軟體捆綁在一起時才有用。這些都需要設計為能夠乾淨地協同工作，以便在該領域（無論是汽車、資料中心、5G 基地台還是其他領域）實施一個系統，然後所有構建塊都可用並進行整體設計。

IP 現在是EDA 行業的重要組成部分。事實上，作為一個類別，它現在是EDA 行業最大的部分。 Synopsys 和Cadence 對ARC 和Tensilica 的收購凸顯了IP 時代與EDA 產業收購時代的混合。許多其他IP 供應商如雨後春筍般湧現，提供DSP、新型非揮發性記憶體技術以及幾乎所有其他可能組合到晶片中的技術。您會在前文的EDA 收購清單中找到許多IP 公司。提供優質智慧財​​產權（有時即使沒有）的新創公司被搶購並添加到大型EDA 公司的IP 庫中，這是EDA 行業持續競爭的另一個維度。

EDA的60層蛋糕

在前文中，我們描述了EDA 產業從最早的發展到成為價值數十億美元的半導體產業核心的歷史。從各系統公司為其研發部門開發電路板和IC 開發的一次性工具開始，商業EDA 產業被設計自動化大會的火花點燃。然後，從CAD 公司、CAE 公司和EDA 公司開始，它經歷了各個階段。

不斷發展的EDA 公司透過收購而成長，當只剩下很少的小型EDA 新創公司可以吞併時，三大EDA 玩家（Cadence、Mentor Graphics 和Synopsys）進入了IP 業務，並開始收購該領域的公司。

由於這種演進和收購，EDA 設計流程現在變得非常複雜，以至於電子系統設計聯盟(ESDA) 認可了IC 和PCB 設計流程中使用的60 多種不同類型的工具和IP。我將這些不同類型的工具和IP 的總和稱為EDA 層蛋糕。

本文討論ESDA 定義的這些層。請注意，使用製程節點製作的不同類型IC 的不同設計流程包含不同的層集，但總層數為設計團隊提供了令人印象深刻的工具堆疊。

Silvaco 技術長兼半導體創業孵化器Silicon Catalyst 合作夥伴Raúl Camposano在為史丹佛大學EE380 課程舉辦的題為「「Electronic Design Automation and the Resurgence of Chip Design」的YouTube 影片研討會中總結了ESDA 的EDA 工具的五個類別：

1．EDA Services, which provide training and consulting for companies that need help with the EDA layer cake.

2．Computer Aided Engineering (CAE) tools, defined as IC design tools working at the transistor level and above. This category includes gate- and system-level design tools.

3．Printed circuit board (PCB) and multi-chip module (MCM) design tools, which get little attention in the IC-centric EDA world today. However, these tools remain essential for system design and all the major EDA vendors provide.

4．IC Design and Verification tools for the physical design of ICs. These tools generate the IC layouts and layer masks needed for fabrication.

5．Intellectual Property (IP), a segment that did not exist 30 years ago but is now the largest of the five categories according to Camposano. IP blocks include processors, memory, and I/O (USB, Ethernet, WiFic). , noted Camposano, Arm is the most successful IP company, thanks to the cellular phone industry's nearly universal adoption of Arm processors.

雖然這五組對於分類很有用，但它們掩蓋了ESDA 的60 層蛋糕（已成為EDA）的複雜性，因此這裡有一個更詳細且稍微折疊的分項，其中包含ESDA 描述的一些非常縮寫的版本：

1. Services

1.1 Consulting services for modified or completed electronic designs, including semiconductor or semiconductor intellectual property (SIP) products, PCBs, modules, systems, libraries, ververation, or argeverification, or argeverification.

1.2 Custom development for tools, design environments, product data management (PDM), and component information systems (CIS) services for customization of design tools and design environments.

1.3 Training services for design, design methodology, design languages, and use of EDA tools.

1.4 Other services.

2. CAE Tools

2.1 Electronic system level (ESL) design, synthesis, and verification tools for modeling, simulation, creation, or functional and performance analysis of system-level designs.

2.1.1 ESL design tools used to model, develop, debug, analyze, simulate, and visualize the functional behavior of a design (or parts of a design) modeled at high abstraction levels.

2.1.2 ESL synthesis tools that transform high-level descriptions written in C/C++, SystemC, or similar high-level input design abstractions into RTL descriptions.

2.1.3 ESL verification and ESL virtual prototyping tools for simulating and verifying the functionality and performance of system-level designs.

2.2 Design-entry tools for creating designs using hardware description languages (HDLs) including Verilog and VHDL, Boolean equations, high-level graphical methods, schematic editors, or some combination of these methods.

2.3 Logic Verification

2.3.1 RTL simulation tools including simulators and integrated simulation tool suites used to verify logic designs using one or more RTL languages (VHDL, Verilog, SystemVerilog, etc).

2.3.2 Dynamic verification and auxiliary RTL simulation tools that assist RTL simulators with verification.

2.3.3 Hardware-assisted verification tools including hardware emulators and accelerators.

2.3.4 Other logic verification and simulation tools (Including gate-level simulators).

2.4 Analog and mixed-signal (AMS) simulators

2.4.1 AMS simulators for simulating analog or mixed-signal designs.

2.4.2 Library characterization tools for characterizing standard cells, I/O cells, cell macros, and memory IP.

2.4.3 RF simulators that simulate circuit- and system-level RF/high-frequency/ microwave designs.

2.4.4 EM solvers including planar and 3D EM solvers that model and analyze the electrical characteristics of physical geometries and structures.

2.5 Formal Verification

2.5.1 Equivalency checkers that use formal techniques to verify the functional equivalence of a design as it is transformed from one design stage to the next, including RTL-to-RTL, RTL-to-gate, gate-to-gate, etc.

2.5.2 Property checkers that use formal analysis techniques to verify design properties such as assertions, assumptions, constraints, etc.

2.6 Analysis Tools

2.6.1 IC/ASIC static-timing and signal-integrity analysis tools that calculate delays and detect timing violations in a digital design. Also includes software tools that analyze electrical signal be works soo​​kly sper​​kly s​​heet n​​koo soo​​holy soo​​alronol 片語.

2.6.2 IC/ASIC power analysis and optimization tools that analyze, optimize, or diagnose power consumption and IR drop problems.

2.6.3 IC/ASIC transistor-level simulation and analysis tools that accept a SPICE netlist and perform timing or power analysis for designs with one million or more transistors.

2.6.4 Analog and high-frequency IC/ASIC analysis tools that analyze the results of AMS and RF simulators.

2.6.5 Other IC/ASIC-related analysis tools that analyze electrical, thermal, EMC, power, and timing related to IC wiring networks.

2.7 Design-for-Test and Test Automation Tools

2.7.1 Automatic test pattern generation (ATPG) tools for full-scan, partial-scan, and non-scan designs.

2.7.2 Built-in self-test (BIST) tools that insert circuitry or IP blocks to perform BIST functions for memories, random logic, mixed-signal circuits, etc.

2.7.3 Scan tools that insert internal scan circuitry to support ATPG, BIST, or IEEE 1149 boundary-scan circuitry.

2.7.4 Fault simulation and other test tools that simulate and grade fault patterns.

2.8 Synthesis tools that convert high-level electronic design descriptions to lower abstraction levels such as gate-level designs.

2.9 Other CAE hardware and software.

3. PCB & MCM Layout Tools

3.1 PCB schematic entry tools including schematic editors and schematic-capture tools.

3.2 PCB analysis tools that analyze electrical, thermal, EMC, power, and timing related to PCB wiring networks and related designs.

3.3 IC package analysis tools that analyze electrical, thermal, EMC, power, and timing related to wiring networks in IC Packages, multi-chip packages, or MCMs.

3.4 Other system interconnect analysis tools that analyze electrical, thermal, EMC, power, and timing related to wiring networks in cables, cable harnesses, connectors, sockets, and optics.

3.5 PCB computer-aided manufacturing (CAM) tools that produce manufacturing-ready board layouts including multi-board panelization.

3.6 PCB physical design tools including rule checking and photoplot output.

3.7 IC package physical design tools for placing physical components and/or routing interconnect signal traces on IC packages or multi-chip package assemblies.

3.8 Other physical design tools for non-PCB or IC package designs including cables, harnesses, connectors, sockets, and optics.

3.9 Library and design data management tools for designing physical interconnect systems and design libraries.

3.10 Other PCB and MCM hardware and software.

4. IC Physical Design & Verification Tools

4.1 Physical implementation tools for placement and routing of IC circuits including tools for designing gate arrays, embedded arrays, standard cells, and irregularly sized macro- or mega-cell blocks.

4.2 IC full custom layout tools for hand-crafted full-custom ICs that do not employ standard-cell design methodologies. These tools include polygon editors, symbolic editors, and compactors.

4.3 IC layout verification tools to ensure that an IC design does not violate any fabrication process rules. This category includes electrical rule checkers (ERC) and layout-versus-schematic (LVS) checkers.

4.4 Parasitic extraction tools that translate IC layout data into networks of electrical circuit elements (transistors, resistors, and capacitors) and parasitic elements (interconnect capacitance, resistance, and soo​​an s the signal-signal the signals's s'dion, moo​​ion'al's s​​ion'al's s'm'oo​​ion'al's soo​​an's s'm'dion'als's ​​ion'als's's'al's 發送, o​​ion s'm'al's moo​​ion'al's soo​​an'al's soo​​ds'm'u and the moo​​k ormable, and signal signal-sable, signal-signal signal signal”, sign” .

4.5 Reticle enhancement technology (RET) tools including optical proximity correction (OPC) and phase-shift mask (PSM) tools that modify an IC design for a specific manufacturing process node.

4.6 Technology CAD (TCAD) tools that simulate, analyze, and optimize device and process parameters during semiconductor process research and development.

4.7 Mask data preparation tools that modify full-chip production designs by transforming the physical design's layout into the various modified mask layers required for IC manufacturing.

4.8 IC yield enhancement tools that modify a physical layout to avoid manufacturing process vulnerabilities and improve chip yield.

4.9 Other IC/ASIC and FPGA physical design and verification tools.

5. Semiconductor Intellectual Property (SIP)

5.1 Tools used in the generation, creation, packaging, and management of SIP.

5.2 Macrocells and Cores

5.2.1 Logic libraries and standard cells, which are the building blocks and elements used to assemble or compile a cell-based IC design.

5.2.2 Memory IP including static, dynamic, and non-volatile memory.

5.2.3 Analog and mixed-signal blocks including ADCs, DACs, comparators, amplifiers, detectors, pulse compressors, signal sources, switches, PLLs, VCOs, voltage references and teralpators, pulators, pulators, s​​pators and te​​pators, pulators, pulators, s​​pators and catel-liators, pulators, pulators, s​​pators and catel-liators, pulators, pulators , pulators, pulators, pulators, pulators, pulators, pulators, pulators, pulators, pulators, pulators, pulators, pulators , pulti's ​​pators, s​​perm. multipliers or dividers.

5.2.4 Interface and peripheral blocks (in software or RTL form) that conform to recognized I/O standards including PCIe, USB, Ethernet, Bluetooth, WiFi, and DDR SDRAM.

5.2.5 CODEC and cryptographic blocks including encoders, decoders, modulators, and demodulators.

5.2.6 Graphics, imaging, and audio blocks.

5.2.7 Processor IP including general-purpose microprocessors, configurable microprocessors, and dataplane processors.

5.2.8 Subsystem IP composed of more than one IP block to form a subsystem or platform.

5.2.9 Test functions for debug and self-test.

5.2.10 DSP functions.

5.2.11 Other macrocells and cores.

5.3 Verification IP including models, monitors, test suites, testbenches, assertions, and checkers.

5.4 Embedded software including real-time operating systems, software stacks and drivers, and applications software.

ESDA 的」EDA 蛋糕「反映了需要對主要EDA 參與者和無數EDA 和IP 新創公司超過四十年的工具和IP 開發成果進行整理。它是為IC 獨立設備製造商(IDM)、無晶圓廠IC 公司、半導體代工廠和系統公司提供的深入而複雜的產品和服務組合。

然而，即使經過40 多年的成長，整個EDA 市場目前每年價值約140 億美元，目前的成長速度與整個半導體產業相同。因此，主要的EDA 廠商目前正在尋找突破電子市場並進入更大領域的方法，以支持他們在前幾年享有的成長率。

Big DA時代

在過去二十年左右的時間裡，EDA 產業的成長速度與整個半導體產業相同。 Mentor Graphics 執行長Wally Rhines 在IEEE 設計與測試雜誌2017 年1 月/2 月版中向Magdy Abadir 解釋了這一情況：

「EDA收入非常穩定，佔半導體收入的2%，如果半導體產業不成長，EDA產業中與IC設計相關的部分就很難成長。從歷史上看，EDA 的成長速度比半導體產業快得多，因為並不是每個人都採用了自動化，因此我們仍然在為每個人提供越來越多的軟體。現在的成長速度與半導體產業大致相同。

Arteris 解決方案和業務開發副總裁Frank Schirrmeister 在半導體工程網站上發表的題為“Chasing The Next Level Of Productivity”的文章中對同一情況提供了不同的視角。 Schirrmeister 使用Handel Jones 2014 年、2018 年和2022 年的IBS 報告繪製了從2000 年開始的半導體設計圖，並使用IBS 預測將該圖延伸至2030 年。繪製的數據顯示，設計開始從8000 多一點成長到11,000 多一點。這三個十年的歷程。

我在下圖中改編了Schirrmeister 的數據。

上圖中顯示的大多數半導體設計都是針對基於平面FET 的舊製程節點設計的半導體。自2015 年以來，這些設計啟動數量基本上持平。設計啟動數量的真正成長發生在16 奈米及更小幾何尺寸的節點－FinFET 和GAAFET（全柵FET）節點－但新設計啟動的總數並沒有增加。真的沒有成長那麼多。複合年增長率為1.0672%，增長率慘淡，這肯定不足以維持EDA 行業傳統的高年增長率。

Schirrmeister 在他的文章中寫道：

「乍一看，設計起點的成長並不像傳統'hockey stick'意義上的拐點。好吧，直到人們將資料乘以每個技術節點的工作量，並認識到大部分預測成長來自7 奈米及以上技術。的工程師，也無法及時進行足夠的教育來滿足設計需求，因此我們在生產力沒有提高的情況下陷入停滯。

我認為，「停滯」這種低成長的狀況讓EDA 產業別無選擇，只能推動自己進入一個新時代，我將其命名為「Big DA Era」。事實上，我斷言，這個新時代的開始有一個確切的日期：2017 年3 月30 日。在那一天，西門子宣布以45 億美元完成對Mentor Graphics 的收購。該公司宣佈於2016 年11 月收購Mentor，以擴大其向系統公司提供的設計自動化(DA：design automation) 軟體產品。 Mentor 執行長Rhines 在IEEE Design and Test 2017 年1 月/2 月號訪談中闡述了此次收購背後的原因：

「EDA 的系統部分將快速成長，最終超過EDA 產業IC 設計部分的收入。我預計，也許不是五年後，但可能是十年左右。當然，我們將在未來五年繼續挑戰新節點——7奈米和5 奈米，無論當時的命名約定是什麼。著EDA 必須在某種程度上實現多元化，才能繼續成為一個成長型產業。

1.Mentor尋找白衣騎士

其他壓力促使Mentor 於2017 年被收購。在2023 年10 月19 日接受EETimes採訪時，Rhines 解釋說，Mentor 已從1990 年代初災難性的Version 8.0崩潰中完全恢復過來，財務狀況良好，但該公司的股票“永遠處於低位。被低估” ，這使得Mentor 經常成為企業攻擊者的目標。 Carl Icahn 從2010 年開始購買大量Mentor 股票，進行了代理權爭奪戰，贏得了Mentor 董事會的三個席位，第二年失去了其中兩個席位，並在2016 年兌現了可觀的利潤。

2016 年，Elliott Management 的傑西·科恩(Jesse Cohn) 試圖接管Mentor，因此Rhines開始尋找一位白衣騎士。在當時擔任恩智浦半導體公司董事長的老朋友Peter Bonfield爵士的幫助下，Rhines與西門子執行長喬·凱瑟取得了聯繫。 Rhines 與西門子收購團隊合作，確保其收購報價超過了Elliott Management 的報價。 Cadence 也曾尋求收購Mentor，但西門子已經在系統DA 市場佔據了動力，而且根據Rhines 的說法，Mentor 的業務對西門子來說是“協同和增值的”，這意味著收購後Mentor 的更多工作崗位得以保留。 Rhines 表示，如果Cadence 收購了Mentor，情況就不會如此。

收購後，西門子採用了Mentor 的系統DA 軟體，包括線束和板級設計工具，並將這些產品與早期公司收購中累積的系統設計軟體結合，例如UGS（產品生命週期管理軟體）和CD-adapco （計算軟體）。流體動力學（CFD）軟體）。這些軟體工具現在屬於Siemens Digital Industries Software 旗下。 Mentor 剩餘的IC 設計軟體位於一個單獨的西門子EDA 業務中，並且西門子已經退役了Mentor Graphics 品牌。

2.Synopsys 購買Big DA Entry

Synopsys 是下一家進行Big DA 轉型的EDA 公司。今年1 月，Synopsys 宣布收購Ansys，Ansys 是一家成熟的模擬和分析工具供應商，旨在EDA 以外的更廣泛的工程客戶群。在EDA 領域，Ansys 提供RedHawk-SC，IC 業界領先的電源完整性分析工具。然而，Ansys 提供的許多工具（例如CFD 軟體包）遠遠超出了傳統EDA 領域，而是完全屬於Big DA 領域。

收購Ansys將花費Synopsys約350億美元的現金和股票，這是一筆大收購，但Synopsys也表示，預計從Ansys收購中獲得的補充工具將使該公司的總目標市場（TAM）增加1.5倍，達到每年約280 億美元。 Synopsys 表示，隨著許多服務業對DA 工具的需求加速，該公司預計TAM 合併後的複合年增長率將達到11% 左右。

Cadence的規劃

在另外兩家大型EDA 公司已經走上Big DA 之路的情況下，Cadence 還會遠嗎？事實上，Cadence 已經在這條道路上走了一段時間，並透過內部開發和收購了公司的Fidelity CFD 軟體包等工具。

然而，Cadence今年3月宣布計畫收購結構分析和多物理軟體供應商BETA CAE Systems International AG。 Cadence 認為，此次12.4 億美元的收購將有助於該公司透過擴大其多物理場系統分析軟體產品組合來擴展其「智慧系統設計」策略。

與西門子和Synopsys一樣，Cadence的既定目標是透過從EDA公司發展成為Big DA公司，實現數十億美元的增量TAM擴張。

過渡到Big DA之後，EDA還會迎來另一個時代嗎？最肯定的是。回想一下Schirrmeister 的話：「我們沒有足夠的工程師，也無法及時進行足夠的教育來滿足設計需求，因此我們在生產力沒有提高的情況下陷入停滯。」我們將如何實現生產力的提高？我的賭注是人工智慧。已經有許多實驗應用使用人工智慧進行半導體設計，我預期人工智慧作為生產力倍增器的使用只會成長。基於大型語言模型（LLM）的人工智慧系統中來之不易的工程專業知識的編碼工作已經在進行中，並且幾乎肯定會在不遠的將來得到廣泛應用。 」（半導體產業觀察）