台積電進軍奈米晶片，主攻背面供電

台積電在今(2024)年北美技術論壇發表A16製程，進軍埃米級晶片，將運用「超級電軌」架構，預期能大幅提升晶片效能外，還能在延續摩爾定律前提下，繼續打造更微小晶片，其中，「晶背供電方案」更被視為台積電最新黑科技，有望在下一階段埃米級戰爭中取得領先優勢，而不少國際大廠也正投入佈局，對此，《經濟日報》整理相關資訊，供讀者參考比較。

根據台積電官網資訊指出，目前研發中的A16製程是下一代的納米片（Nanosheet）電晶體技術，並採用獨家「超級電軌」技術（ SPR ；Super Power Rail），其中，包含背面供電解決方案。

1 晶背供電是什麼？

由於原先技術利用後段製程，在硅晶圓正面進行IC 等元件堆疊，相關電源線、訊號線亦是如此，不過，隨著層數越多，除了晶片本身的散熱問題會被更加凸顯外，供電系統進入後段製程複雜度增加，同時，也會有IR壓降（IR Drop）升高的風險，若IR壓降無控制，嚴重恐導致晶片出「Bug」，不僅如此，大部分元件集中在正面，也無助於進一步縮減晶片尺寸。

對此，晶圓背面供電（ BSPDN ；Backside power delivery networks ），就是把配電網路（PDN）移到晶圓「背面」，以台積電SPR 架構說明，利用示意圖紅區圖示中「VB」（通孔接觸；通常指硅穿孔（TSV）），透過埋入式電源軌（ BPR；Buried Power Rail），將電源傳至電子元件、前端IC等，此模式相較正面透過VD（導線）連接，可在晶圓正面釋出更多訊號網路的佈置空間，藉以提升邏輯密度和效能，同時也能減低IR Drop，整體製作過程良率也會較其他方案來的高一些。

2 超級電軌架構顯優勢

套用在產品A16製程上，結合2納米的納米片電晶體，根據台積電提供資料指出，速度將提升8至10%，功耗降低15至20%，晶片密度則提升至最高1.1倍，預期2026年就會正式投產。台積電亞太業務處長萬睿洋先前曾在技術論壇上喊出「3D封裝達到超過1兆個電晶體」也將不再是夢。

此外，台積電說明，自家獨特的backside contact 技術，能夠維持與傳統正面供電下相同的閘極密度（Gate Density） 、佈局版框尺寸（Layout Footprint）和元件寬度調節的彈性，因此可以提供最佳的密度和速度上的優勢，這也是業界首創的技術。

3 背面電軌成顯學半導體巨頭搶進佈局

推進晶片技術節點，不僅台積電磨刀霍霍，國際研究中心比利時微電子研究中心（imec）、英特爾（Intel）、三星（Samsung）都推出新架構、技術，並著墨背面電軌技術，尤其Intel、 Samsung ，更誓言要在這領域彎道超車穩坐晶圓代工霸主台積電。

• imec

imec 算是領先其餘三廠，攜手安謀（Arm），在2022年IEEE 國際超大型積體電路技術研討會（VLSI Symposium）中，發表BSPDN 相關技術，透過BPR 以及納米級硅穿孔（nTSV）連接、分離電源與訊號源，此技術不僅不會佔用標準單元空間，也不會損害電晶體性能。

• Intel

作為老牌國際晶片大廠的英特爾不落人後，今(2024)年2月率先發表未來四年5節點計畫，其中，就包含搭載晶背供電技術的20A、以及18A製程，前者今年就可拼量產，18A則預估明年投產。

英特爾技術與台積有所不同的地方在於，英特爾並未發展BPR ，而是直接以nTSV 將訊號源傳至前方，並稱在技術上能達到完全將電源、訊號源分離，既不會產生干擾及減少布線成本和空間，也能降低耗能。

Samsung

當所有人都在佈局下一代新節點，理所當然的也不會獨漏三星，公司近期在三星晶圓代工論壇」（SFF）上揭示新的晶圓代工方案，其中包括含有BSPDN 的SF2Z，以及SF1.4製程，根據三星指出，前者最快明(2025)年就可以投產。

4 國際大廠躍躍欲試晶背供電仍存疑慮

若實現晶圓背面供電技術的運用，對於晶片技術節點無疑是一大躍進，不僅進一步推升邏輯IC等晶片的升級佈置，增加更多空間與效能，因為金屬布線減少，取而代之的金屬層，將能有效降低功耗，此外，IR壓降所需耗費的解決成本降低，未來晶片方案相較之下將更有優勢。

不過，隨之而來的問題也是顯而易見的，首先，跨足晶圓背面，在技術工藝上算是一展新突破，然而在遇到散熱問題時，是否也有相關的配套解法？以及，散熱解決方案技術是否也能進入晶圓背面仍是未知數，倘若問題沒有得到解決，晶片恐面臨良率、效能降低等潛在風險。

第二，新方案有新技術，部分方案中將導引金屬層置於晶圓背面，排除製程技術障礙，卻仍有可能因為晶圓背面供電網路形成拉應力作用，致使金屬層剝離，同時，晶背供電的要點之一就是薄化基板，供應鏈、技術是否跟得上，良率測試等等...，都仍待進一步的規劃與研發探討。 (半導體行業觀察)