當與可圖案化金屬（如 Ru）結合使用時，半鑲嵌（semi-damascene）有望實現 RC、面積、成本和功率效率，以提供互連縮放路徑。 1997 年，邏輯和記憶體晶片後段 (BEOL：back-end-of-line) 中引入了 CU 雙大馬士革（CU DUALdamascene）整合方案，標誌著半導體歷史上的一個轉折點。晶片製造商從減法鋁圖案化（subtractive Al patterning）轉向濕法工藝，如銅電鍍和化學機械拋光 (CMP)。這種徹底的轉變是為了應對鋁基互連中不斷增加的 RC 延遲，這是電阻電容 (RC) 乘積增加的結果。Cu 雙大馬士革具有成本效益，適用於 BEOL 堆疊的多層，有望實現許多後續邏輯和記憶體技術。 但幾年後，最關鍵的 BEOL 層內的金屬間距將降至 20nm 以下。當這種情況發生時，Cu 雙大馬士革將失去動力。隨著金屬線尺寸的縮小接近 Cu 的電子平均自由程，RC 延遲將急劇增加。此外，Cu 金屬化需要屏障、襯墊和覆蓋層，以確保良好的可靠性並防止 Cu 向外擴散到電介質中。但這些額外的層開始消耗總可用線寬的很大一部分，這意味著互連金屬本身無法充分利用寶貴的導電面積。這些問題迫使晶片行業研究在緊密金屬間距下具有更好性能係數的替代金屬化方案。 在 2017 年提交初始專利後，imec 於 2020 年向半導體界提出了一種新的金屬化概念，並將其命名為“半鑲嵌”（semi-damascene）。與基於 Al 的金屬化一樣，半鑲嵌整合從第一個局部互連金屬層的直接圖案化（或減法金屬化）開始，因此需要可圖案化的金屬，例如 W、Mo、Ru 等（圖 1）。然後以單鑲嵌方式對與下一個互連層連接的通孔進行圖案化：在電介質中蝕刻的孔用金屬填充並過度填充 - 這意味著金屬沉積持續進行，直到在電介質上形成一層金屬。隨後對該金屬層進行掩蔽和蝕刻以形成第二互連層，其線條與第一層正交。