有人說 "摺疊屏不就是加個鉸鏈嘛"。加個鉸鏈？你把一台手機從中間掰斷，電源、熱、訊號、結構全部要重做，每一個子系統都跟直板機不是一回事。Android廠商踩了五代的坑，蘋果現在才進場，晚是晚了點，但至少不用當第一個吃螃蟹的。

我們在這裡不講摺痕和鉸鏈手感，那些評測博主比我能說。講裡面那些真正讓工程師掉頭髮的事。

一、雙電池這事，比你想的麻煩

摺疊屏最直觀的就是電池從一塊變兩塊。中間一個鉸鏈橫著，電池跨不過去，只能左右各塞一塊。聽著挺簡單？真做起來全是坑。

Android旗艦基本都走雙電芯串聯，單顆 2000mAh 上下，充電的時候用 charge pump 做 2:1 降壓，功率能拉到 67W 甚至 120W。快充這個賣點，全靠這個方案撐著。但串聯對電芯一致性要求特別高 —— 兩顆電池出廠容量差 5%，循環個一百次，壓差可能就超過 50mV 了。BMS 不做主動均衡的話，容量小的那顆先過充，循環壽命直接崩。所以你看Android摺疊屏的電池健康度掉得快，不是沒有原因的。

蘋果大機率走並聯。並聯對一致性要求低，BMS 簡單，跟現有 iPhone 的電源架構也相容。但並聯有兩個繞不開的問題：一是充電功率上不去，單路充電 IC 的電流上限擺在那，兩顆並聯等於分流，實際充電速度跟單電芯差不多；二是大電流放電的時候，內阻小的那顆先掉壓，系統提前觸發低壓保護，實際能用的容量比標稱值低 5% 到 10%。說白了就是標了 5000mAh，實際你可能只能用到 4600mAh。

還有個事很少有人提 —— 電池膨脹。直板機電池鼓包了有中框和後蓋壓著，摺疊屏左右腔體的受力完全不一樣，單側鼓包可能直接頂到鉸鏈或者跨鉸鏈的 FPC。機械設計上必須留膨脹間隙，行業裡一般留 0.3 到 0.5mm，聽起來不多，但摺疊屏最缺的就是這零點幾毫米。

散熱這個事，我覺得是摺疊屏所有問題裡最難搞的，沒有之一。

先給幾個數。人工石墨片導熱係數大概 1500 W/mK，VC 均熱板等效導熱係數 5000 到 10000，銅鉸鏈呢？400 左右。差了一個量級還多。而且晶片到鉸鏈中間隔著 TIM 和接觸面，接觸熱阻可能佔到總熱阻的 30% 以上。鉸鏈是活動件，接觸面不可能做完美貼合，熱阻比一體化中框高得多。

這意味著晶片那側的熱量，到了鉸鏈基本就斷了。另一半機身貼著石墨片又怎麼樣，熱源過不來，等於白貼。你拿摺疊屏玩遊戲，是不是經常覺得上半部分燙得不行、下半部分還涼的？就是這個原因。

VC 均熱板也做不大。直板機 VC 能做到 3000mm² 以上，摺疊屏單側最多 1500，面積直接砍半。而且為了做薄，VC 厚度從 0.4mm 壓到 0.3 甚至 0.25mm，腔體變薄之後工質回流阻力變大，性能再降 20% 到 30%。面積砍半、厚度砍半、性能再打折，疊在一起你算算還剩多少散熱能力。

最坑的是瞬態熱。摺疊狀態下兩半貼在一起，熱質量翻倍但散熱面積減半，短時間高負載下結溫上升速度比直板機快得多。你熱設計按什麼場景定規格？按展開態定，摺疊態就過熱；按摺疊態定，展開態又顯得過度設計。怎麼選都不對。

所以Android摺疊屏的性能釋放普遍不如同晶片的直板旗艦，不是廠商不想做，是物理條件不允許。蘋果 A 系列能效比不錯，發熱量相對可控，這算是 iPhone Duo 的一個優勢吧。但摺疊形態帶來的限制，誰也繞不過去。

三、PCB：從硬板到剛撓結合，設計工具都得換

摺疊屏的 PCB 方案其實已經迭代過一輪了。

早期就是左右各一塊硬板，中間用 FPC 連，FPC 兩端用板對板連接器扣上。這個方案簡單，改改現有設計就能用。但連接器佔高度，0.5 到 1mm 呢，而且反覆彎折之後連接器接觸電阻可能增大，高速訊號出問題你都不知道去那查。

現在高端機型開始上剛撓結合板，硬板和 FPC 是一體化的，沒有連接器，省高度、省接觸電阻。但設計複雜度高了不是一點半點 —— 彎折區的層疊怎麼設計、剛性區和撓性區怎麼過渡、補強板貼在那、貼多厚，這些都得在 3D 模型裡反覆驗證。傳統 2D DRC 根本檢查不了彎折干涉，必須做 ECAD-MCAD 協同模擬。你用慣了 Allegro 畫 2D 板的，突然要跟結構工程師的 3D 模型聯動，工具鏈都得換一套。

FPC 本身的設計規則跟硬板完全是兩個世界。動態彎折區的 FPC，彎折半徑要求大於板厚的 3 到 5 倍，這是 IPC-2223 的標準。銅箔用 1/3 oz 的電解銅，12μm 厚，覆蓋膜用聚酰亞胺加膠。摺疊屏鉸鏈處的 FPC 壽命要求 10 萬次以上彎折 —— 直板機的 FPC 是靜態彎折，裝的時候折一次就完事了，這個要折 10 萬次。銅箔反覆彎折會產生滑移帶，最後疲勞斷裂，所以彎折區不能有過孔、不能貼元器件、走線必須做圓角，直角走線直接就是應力集中點，折不了多久就斷。

高速訊號跨鉸鏈才是真正讓人頭疼的。內屏顯示用 MIPI C-PHY，每 lane 大概 6Gbps，2K 以上解析度要 8 lane 甚至上 DP-over-MIPI。這些高速訊號走 FPC 跨鉸鏈，FPC 的介電損耗 Df 大概 0.02 到 0.03，比 FR4 高一倍，5GHz 下插損可能到 0.5 到 1 dB 每英吋。而且彎折的時候 FPC 的介質厚度會變，差分對阻抗偏差可能從 ±10% 惡化到 ±15%，眼圖直接塌給你看。解決辦法是 FPC 設計的時候就做彎折態的阻抗模擬，接收端加均衡補償。但說起來容易，做起來每一個參數都要調，調完還得實測驗證，一輪下來幾周就沒了。

四、封裝和空間：每一個毫米都在打架

摺疊屏要做薄，晶片封裝首當其衝。

現在主流是 PoP，處理器在下、記憶體在上，總高度 1.0 到 1.2mm。摺疊屏可能要壓到 0.8 以下 —— 基板從 4 層減到 2 層、塑封從 0.4mm 減到 0.25、焊球直徑從 0.4mm 減到 0.3。焊球變小了 SMT 良率和跌落可靠性都受影響，underfill 必須做滿，不能點膠了事。

蘋果更可能用 InFO 扇出封裝，iPhone 裡已經用了好幾代了。InFO 沒有 PCB 基板，SoC 和記憶體整合在一個封裝裡，比 PoP 薄 0.2 到 0.3mm，互連密度也更高。摺疊屏裡 InFO 可能還會把 PMIC 也整合進去，進一步減少外圍器件。但 InFO 的翹曲控制比 PoP 難 —— 不同晶片熱膨脹係數不一樣，塑封固化的時候翹曲量可能到 100 到 200μm，SMT 的時候得做特殊焊盤補償。

封裝內部的熱問題也很要命。PoP 也好 InFO 也好，處理器的熱量要穿過記憶體才能散出去，記憶體相當於一層隔熱材料。處理器結溫到記憶體外殼的熱阻可能到 5 到 8°C/W，比晶片直接貼散熱片高兩三倍。摺疊屏散熱本來就差，封裝內部再堵一道，高性能模式下記憶體溫度可能先到 85°C，觸發記憶體自己的溫保降頻。處理器還沒降頻呢，記憶體先扛不住了，你說氣不氣。

空間設計就更不用說了，一個鉸鏈寬度 6 到 8mm，佔整機內部空間 8% 到 12%，周圍 5mm 範圍內什麼都不能放 —— 不能放元器件、不能走 FPC、不能貼散熱材料。這部分空間基本就是浪費的，但你又不能沒有。

天線也被鉸鏈坑。金屬鉸鏈會改變天線周圍的電磁場，摺疊狀態下某些頻段天線效率比展開狀態低 2 到 3dB。解決辦法是鉸鏈附近用 LDS 天線或者 FPC 天線，射頻前端加調諧開關根據摺疊狀態動態匹配。這些都增加了 BOM 成本和偵錯工作量。

攝影機跟電池搶空間也是老問題了。直板機主攝模組 4.5 到 5.5mm 厚，電池 3.5 到 4mm，各佔各的地方互不干擾。摺疊屏單側總共才 5 到 6mm 厚，攝影機和電池在同一側的話就得做挖槽 —— 電池在攝影機位置凹進去一塊，或者攝影機模組做成分體式。電池挖槽影響容量和膨脹安全性，分體式攝影機增加組裝難度，怎麼選都有代價。

摺疊屏的內部設計，說白了就是在一個被鉸鏈切斷的空間裡，把電源、熱、訊號、結構全部重新協同一遍。每個子系統都不是獨立的 —— 電池方案影響充電 IC 和熱設計，FPC 方案影響訊號完整性和機械壽命，封裝方案影響厚度和熱阻。牽一髮而動全身。

對我們做 EDA 的來說，摺疊屏是最典型的多物理場協同設計場景。訊號完整性、電源完整性、熱、機械結構，得在同一個 3D 模型裡聯合模擬。以前那種前端畫原理圖、後端畫板、結構工程師單獨做殼的流程，在摺疊屏上根本走不通。

Android廠商踩了五代坑，這些問題基本摸透了。蘋果晚進場可以直接用成熟方案，但蘋果的整合度要求更高，InFO 加 SiP 加剛撓板的組合，可能會把摺疊屏的內部密度推到一個新高度。到時候Android廠商跟不跟、怎麼跟，又是一場好戲。 (文觀經技)

彙整鉅亨號中所有使用「雙電池串聯」關鍵字，所發布的內容 (依照時間排序，最新在前，舊的在後)`

一台手機摺疊起來，晶片和電池怎麼放？