卡住輝達的先進封裝,中國正在形成優勢?

半個多世紀以來,全球積體電路世界經常上演“合久必分,分久必合”的戲碼。在產業分工重要分水嶺時間節點上經常會出現一些影響因子很高的妙語,比如:

“好漢都有晶圓廠(Real men have fabs)。”

上世紀80年代末,面對風起雲湧無晶圓晶片設計公司(Fabless)大潮,AMD創始人傑裡·桑德斯(Jerry Sanders)以此語回擊Fabless咄咄逼人的態勢,一時間輿論大嘩。

時至今日,這句話可否再升級一下變成“好漢都有先進封裝廠?”

不妨先來看三個有代表性的事實。

一、去年11月,在美國商務部披露計畫斥資30億美元支援先進封裝,而且美國本土唯一有先進封裝業務的“純血”企業安靠(Amkor)也拿到了4億美元的政府補貼;

二、2021年2月,英特爾新任CEO Patrick Gelsinger甫一上任,就公佈了“Intel IDM 2.0”計畫,該計畫中的重要條目就是先進封裝,英特爾專門拉上了IBM一起推動他們的Foveros先進封裝體系。

三、台積電日前公佈了“晶圓製造2.0”模式,將代工+光罩+先進封裝(CoWoS)三軌並驅的發展路線系統化,章程化。

更值得注意的是,自去年11月份以來,業界不斷傳出風聲,美國商務部BIS以及兩院冷戰思維濃重的議員對中國大陸蓬勃發展的先進封裝產業如坐針氈,如芒在背,如鯁在喉,密謀出台一系列限制措施。



在這一背景下,美國國家標準及技術研究所(NIST)以及戰略與國際研究中心(CSIS)先後發佈報告並達成共識,認為先進封裝已經成為未來十年中美半導體產業的主要廝殺場之一。

封裝這樣一個曾在幾十年內被廣泛認為是勞動密集型產業,高附加值挖掘潛力低的環節,如今迎來翻身時刻?


在外包封測環節,中國市場份額高過美國6個百分點(CSIS,2021)


華為海思,全球先進封裝的先驅者

先進封裝,何為“先進”?顯然不同時代對這一詞的定義不同,多年前,對於直插式(DIP)和表貼式(QFN)等封裝類型來說,焊球陣列(BGA)倒裝封裝類型無疑屬於先進類型。

我們今天談論的先進封裝,是單晶片電晶體架構以及多晶片互聯多重因素作用的結果,也是從平面到立體化技術演進的必然。

而促成先進封裝得以快速發展的,並非由於製造端二次演進分化下的下游封裝測試工廠(OSAT)推動,而是由代工廠來主導,個中緣由並不複雜——只有純代工廠才能接觸到最前沿的晶片設計理念,最能體會在技術層面需要克服的“阿喀琉斯之踵”。

十多年前,台積電團隊就應已經發現,在平面2D封裝體系下,隨著邏輯晶片和儲存晶片之間的資料傳輸量越來越大,整個晶片傳輸速度和功耗的利用率越來越低,那麼,有沒有辦法將邏輯晶片和儲存晶片貼合地更緊,把引線線寬縮小,從而極大地最佳化傳輸速度和功耗?

於是,取代傳統封裝基板的硅中介層橫空出世,Interposer也霎時間成為符合先進封裝最標配的內涵指標。

目前在鴻海集團擔任半導體策略長的蔣尚義就曾透露,全世界第一個大膽採用台積電硅中介層CoWoS技術的晶片廠,並非是目前和台積電一損俱損一榮俱榮的輝達,而是當時踏入晶片圈不久的華為海思。海思在2014年就對CoWoS做了整體性評估,包括成本和良率等等,決定勇於當先。

彼時,華為海思經常以一種倔強的身影存在全球Fabless大潮中。多年後以不斷探索勇於創新的莽勁殺進了全球設計公司的前七,外界普遍推論,如果不是美國的強力打壓,海思直至今日應該都能將牢牢佔據全球設計類公司前三的位置。

在華為海思和台積電的雙向奔赴的過程中,也可以體會到為何推動先進封裝的主要力量來自純代工廠而非封測廠,前者畢竟有更大的資金池和容錯空間,這對一項新興技術的上馬和落地至關重要。



CoWoS(Chip on Wafer on Substrate)是一種2.5D/3D封裝技術,可以拆成兩部分來看,CoW(Chip on Wafer)指的是晶圓堆疊,WoS(Wafer on Substrate)則是將堆疊的晶圓封裝在基板上。而AI GPU上的必須的高頻寬記憶體(HBM)和CoWoS技術是相輔相成的。

HBM的高密度連接和短電路設計要求借助CoWoS這類2.5D封裝技術才能實現,這在傳統PCB或封裝基板上難以完成的。

華為海思敢為天下先,還有一個重要原因是他們是國內最早嘗試Chiplet的廠商之一。

根據台積電公開資料,2014年海思與其合作的64位Arm架構伺服器處理器Hi16xx(據查應該為海思第三代伺服器處理器16nm鯤鵬916,正式型號Hi1616,正式發佈於2015年,2019年初隨著920系列的推出,華為將該系列更名為鯤鵬),採用台積電異構CoWoS 3D IC封裝工藝,將16nm邏輯晶片與28nm I/O晶片整合在一起,實現了具有成本效益的系統解決方案,這可以視為早期Chiplet實踐。

根據華為的另一份公開發表的論文,海思2019年量產的第四代伺服器處理器鯤鵬920(7nm製程,正式型號Hi1620) ,通過採用Chiplet技術,將7nm邏輯晶片與16nm I/O晶片等整合在SoC中。



之後,國家智慧財產權局官網曝光了一份華為海思晶片堆疊技術的發明專利圖,利用3D MCM封裝的晶片基於Chiplet技術疊加在一起使用,解決性能、面積和成本問題。

這與華為輪值董事長郭平在後來的年度報告發佈會上透露的“未來可能會採用多核結構的晶片設計方案,以提升晶片性能”,“用面積換性能,用堆疊換性能”的策略高度一致。儘管華為在先進製程的道路上遇阻,但是Chiplet將繼續成為其逆境中的突破口之一。

野火燒不盡,華為海思的先進封裝思路後來繁花遍地,其先導性作用還可以從蘋果與台積電的合作中體現出來。

當下由台積電首推的使用硅中介層的3D堆疊技術,已經成為ICT行業超熱的概念,但在十年前它還只是一個“躁動於母腹中的嬰兒”。這個嬰兒的助產士則是扇出型封裝。蘋果iPhone7系列手機的A10應用處理器,同樣聯手將先進封裝徹底帶向了一個新的高度。

扇出(Fan-Out)的概念是相對於扇入(Fan-In)而言的,兩者都遵循類似的工藝流程。當晶片被加工切割完畢之後,會放置在基於環氧樹脂模製化合物的晶圓上,這被稱為重構晶圓。然後,在模製化合物上形成再分佈層(RDL)。RDL是金屬銅連接走線,將封裝各個部分進行電氣連接。最後,重構晶圓上的單個封裝就會被切割。

基於對扇出型封裝的理解,我們可以對先進封裝的“先進”性有更深層次的認識。比如,標準WLP(fan-in WLP)是在晶圓未進行切片前對晶片進行封裝,之後再進行切片分割,完成後的封裝大小與晶片的尺寸相同,可以說,立體化、小型化和在保證訊號、電源完整性之下的封裝密度等等一系列指標,指示著先進封裝技術發展的未來。

華為海思的高算力晶片以及蘋果的智慧型手機AP設計理念,都前瞻性地意識到了人工智慧和高性能計算等將推動大算力晶片需求的激增。隨著摩爾定律趨近極限,晶圓前道工藝的器件和材料都在逼近工藝極限,先進封裝這一原本屬於“後道”的環節正逐漸成為提升晶片性能的關鍵。

雖然華為海思自2019年之後不斷遭遇各種供應鏈斷供的打壓,但其先鋒意識帶動國內先進封裝的上下游產業鏈做了集體性的鋪墊和佈局。

“封裝技術的重要性恐怕要超過晶圓製造”

近日,中國半導體行業協會理事長陳南翔在接受中央廣播電視總台CGTN專訪時:“現在是一個應用為王的時代,此外以前大家注重的都是晶圓製造技術,而在當下還需要最新的封裝技術的加持。比如當前火熱的AI晶片都是需要最先進的晶圓製造技術和最先進的封裝技術的。可以預測,在未來非常近的一天,封裝技術的重要性恐怕都要超過晶圓製造技術的重要性。”這番表述引發了行業內的廣泛熱議。

陳南翔所在的長江儲存是國記憶體儲行業的龍頭企業,以儲存器作為小切口觀察先進封裝,即可一窺這一賽道的巨大成長性。

3D堆疊被主要用於高頻寬儲存HBM NAND和核心SoC的晶圓堆疊封裝技術。美國本土儲存半導體龍頭美光在2022年推出了232層NAND,同時韓國的三星和海力士等均於2023年實現200+層NAND的量產,儲存市場的快速增長將帶來3D晶圓級堆疊封裝市場的巨大拉升,雖然去年儲存市場略有下調,但隨著新型儲存的量產,預計3D堆疊未來五年的復合年增長率為21.7%。

長期以來,半導體“Value Chain”即價值鏈的高低劃分有一條較為涇渭分明的後道工藝分界線,但目前隨著高端AI晶片的火爆,這條Value Chain不得不去接受“Proof of Importance”(重要程度證明)的考驗。

這個考驗可以通過多重案例得到證明。

首先,有著“人造黃金”之稱的輝達高端AI加速器被先進封裝“卡住了脖子”,換言之,輝達的資料中心GPU/高端AI加速器受制於台積電CoWoS封裝的產能的吃緊。

其次,先進封裝模糊了前道裝置和後道裝置的邊界,增強了裝置的復用性。多種類型的先進封裝,如扇出型面板級封裝(FOPLP)和CoWoS在應用層面可以試下“復用”。上周業內傳出消息,受到CoWoS-L產能不足影響,輝達將集中力量生產GB200,並以CoWoS-S來生產B200A,而且考慮用FOPLP以解決最新GB200的供應問題。正因為如此,先進封裝更多在晶圓層面上進行,基於晶圓製造技術的前道裝置和基於晶圓封裝的“後道”裝置也可以大量復用,於是出現了“中道”這個概念。


CoWoS-L封裝架構


再者,先進封裝成為異構整合和Chiplet技術得以落地的關鍵——華為海思在Chiplet技術走向中的敏銳觀察力再次得到實踐的驗證。

隨著先進製程下的單顆晶片成本急劇上升,Chiplet日益被視為延續摩爾定律的重要途徑,通過將複雜晶片的不同功能分區,採用不同製程工藝生產單獨裸片(Die),再使用先進封裝互連技術整合在一起,可以突破傳統SoC製造面臨的諸多挑戰(掩膜規模極限和功能極限等),從而提升整體性能,並大幅縮短生產周期,降低設計生產成本。

不同類型的異構整合先進封裝將為半導體製造創造了新的商業模式,已成為業界的共識,在日漸火熱的Chiplet領域,儘管當前仍處於發展初期,但已呈現出異軍突起之勢。AMD、英特爾、亞馬遜AWS等行業領軍企業均在其資料中心CPU上採用了Chiplet技術以實現量產,蘋果的M1 Ultra設計以及輝達近日發佈的Grace CPU超級晶片也採用了Chiplet理念。

先進封裝是Chiplet實現過程中的重要一環,甚至是Chiplet實施的基礎和前提。它可以被視為另一種意義上的SiP,並高度融合了晶圓前後道工藝,但是採用Chiplet技術則意味著需要跨多個不同製程的晶片及供應商,每顆裸芯都有不同的架構和物理/邏輯介面,必須考慮如何佈局、互連以及提升訊號傳輸質量。


AMD Chiplet理念架構圖


必須要指出的是,目前與Chiplet緊密相關的先進封裝體系,在互連介面和協議、足夠豐富的EDA和IP工具方面還有待完善,但恰恰是不夠完美的生態和大量的標準空白,為國內半導體的趕超提供了更多可能性。

國產半導體裝置機遇與先進封裝

中國半導體行業協會理事長陳南翔並非故作誇張之語,美國人正在不斷為這一論斷背書。

幾十年以來,美國半導體代工的“友岸外包”政策讓本土化製造端側產業鏈急劇萎縮,“製造業回流”計畫短時間內難以修補創傷。英特爾最近財務業績慘不忍睹,但資本市場對其總體成長性同樣反應不佳,但華爾街分析師紛紛指出,也許其3D封裝技術Foveros是其殺出一條血路的關鍵。



如前所述,先進封裝更多採用前道製造方式來製作後道連接電路,使用裝置也大致相同,如2.5D/3D封裝TSV技術就需要光刻機、塗膠眼影裝置、濕法刻蝕裝置等。蘇州芯睿科技總經理邱新智先生曾告訴筆者,國內半導體產業雖然在前道製造環節方面相較海外頭部企業還有不小的差距,但在先進封裝領域的追趕距離更短,可以作為後發趕超的重點突破口,與IC製造的產業大潮相呼應,鍵合裝置在先進封裝體系中扮演的角色也越來越重要,進封裝帶動的國內鍵合市場在未來將有狂飆突進式的增長。

此外,貼片機是先進封裝過程中最關鍵、最核心的裝置,未來裝置需求量與日俱增,近年來出現了華封科技、大連佳峰、無錫翼龍半導體、無錫恩納基科技等國產化替代處理程序較快的黑馬企業。

劃片機被外企高度壟斷,國產化替代呼聲較大,這也是半導體封裝環節中的重要裝置,目前國內的晶圓劃片機市場主要由日本的DISCO、京東精密等海外企業佔據主導地位,但隨著國產化替代趨勢的逐步明朗,在市場上開始形成了一定的影響力,目前以和研科技、江蘇京創先進等企業。已經逐漸實現集團性突破。

引線鍵合機國產替代空間較大,且國內競爭者較少,國產裝置在價格上較海外巨頭有優勢,預計2023-2025年引線鍵合機國產替代空間約75億元,奧特維、德沃、大族封測、凌波微步等企業形成了龍頭聚集性優勢。

對EDA和IP行業帶來換道超車機遇

傳統單片整合的SoC因其統一製程之故,晶片上不同的功能模組需要同步進行迭代,導致晶片開發時間長且缺陷數量多。Chiplet技術可以實現功能切分,將製程差異化且部分單元工藝做選擇性迭代,可以加速產品的上市周期,減少重新流片和封裝的次數,進而降低了晶片企業資金投入成本和研製風險。

換言之,Chiplet可以對晶片上部分單元在工藝上進行最優迭代,針對不同功能選擇最合適的工藝製程,在這種范導性技術路線的指引下,延伸出了同構(聚合系統)和異構(分割系統)兩種商用實地用例。

早期階段即晶片分拆和與之對應的先進封裝定義協議的“散裝化”階段,統一的標準亟待理清和確定;國內IP龍頭企業新耀輝總裁曾克強預計,到2027年左右Chiplet引領的先進封裝生態才會真正進入“IP硬化時代”,彼時會誕生一批針對Chiplet技術應運而生的Fabless公司,有源基板供應商、支援整合Chiplet的EDA公司等等,圍繞Chiplet先進封裝產業的IP生態圈將會更加立體和豐滿,相關上下游供應商的協同性也會更加系統化。

結語 中國先進封裝已經形成龍頭企業集團化作戰

目前中國大陸地區的封裝廠也在積極佈局各類先進封裝,扇出型封裝,並開發出了具有特色的新工藝,比如長電先進開發的ECP工藝,採用包覆塑封膜替代了液態或者粉體塑封料;華天科技則發出eSiFO技術,由於採用via last TSV方式,可以實現高密度三維互連通富微電提出了名為ViSionS的total solution,融合先進封裝技術,圍繞HPC、儲存器、SiP三個方向進行佈局。其中2.5D技術已於2021年成功開發,實現樣品製作,目前正在配合客戶做進一步產品認證和量產規劃,預計2022年下半年到2023年,一些客戶會逐漸進入2.5D封裝量產階段。2.5D封裝的優勢在於對硅的依賴度低,在此基礎上就可做基礎的深度開發工作,與客戶產品做高度繫結,因業界普遍判斷此將會是一個主流的發展方向。



縱觀半個多世紀以來的半導體發展史,各個賽道的玩家有著戰略佈局重大失誤後錯失機遇的遺憾,也有不期而遇的良機,唯有勇者能恆立潮頭。也許篇頭桑德斯的名言並未失效,它只是以另一種面貌在當今重現於世。 (心智觀察所)