台積電2nm，重大突破

在此之前，我們討論了許多2nm，當中涵蓋了各大廠商的技術佈局，個人的時間進度，以及可能潛在的市場顛覆力量。但現在，圍繞著2nm，又將跨進了一個新的階段。因為現在無論是英特爾、台積電還是三星，都公佈他們2nm的最新消息。

而且，關於那些廠商將會是台積電的首批客戶，在市場上也有了許多的新進展。現在，請跟隨我們的腳步，去了解2nm的最新現況。

根據台媒報導，晶圓代工龍頭台積電將於今天（3月31日）於高雄楠梓科學園區舉行“2奈米擴產典禮”，此計劃將見證台積電在先進製程技術上的重大突破，並凸顯深耕台灣、擴大投資的決心。

典禮將由台積電共同營運長暨執行副總經理秦永沛主持。法人預估，台積電2奈米製程將於2025年下半年量產，並首次採用奈米片（Nanosheet）電晶體結構。

台積電目前2奈米生產基地已規劃竹科寶山與高雄廠區，竹科寶山可擴充四期四個廠，高雄廠區面積則可達五期五個廠以上，並外傳南科廠區也可動態升級產線導入2奈米乃至A16等製程，進而因應客戶群強勁的需求。

台積電董事長魏哲家先前於法說會上透露，2奈米需求更勝同時期的3奈米。供應鏈透露，2奈米設計難度更高，因此在尚未量產前，已有許多客戶開始與其接洽，包括蘋果、AMD、英特爾等客戶在內，預計在消費性產品上將陸續導入。

通報指出，台積電針對寶山與高雄廠2奈米訂單分配也早有定案，寶山廠首批產能早已被蘋果全數包下，主攻蘋果使用；高雄廠則用來支援非蘋客戶群。另外，也傳出英特爾也將爭取2奈米於今年內投片，現在客戶群排隊已至2027年以後，等於2奈米尚未量產，就已獲得超乎預期的市場需求。

從先前的報告可以看到，台積電2奈米（N2）採用第一代Nanosheet奈米片技術的環繞閘極電晶體（GAAFET）架構；相較N3E，在相同功耗下，速度增加10~15%；而在相同速度下，功耗降低25~30%，新品啊密度則相對增加15%以上

2奈米搭配NanoFlex技術，透過靈活的元件寬度調節，進行效能、功耗和麵積的最大化（PPA）。短單元可節省面積並提高能源效率，高單元則可提升效能，提高客戶在設計組合上的彈性，可提升15%的速度，同時在面積與能源效率間取得最佳平衡。 2奈米將如期在2025年下半年進入量產。

台積電在官網中也指出，N2技術採用第一代奈米片（Nanosheet）電晶體技術，提供全製程節點的效能及功耗進步，預計202年開始量產。

台積電指出，公司主要客戶已完成2奈米矽IP設計，並開始進行驗證。台積公司並發展低阻值重置導線層、超高效能金屬層間電容以持續進行2奈米製程技術效能提升。

台積電重申，公司的N2技術於2025開始量產時，將成為業界在密度和能源效率上最為先進的半導體技術。台積公司N2技術採用領先的奈米片電晶體結構，其效能及功耗效率皆提升一個世代，以滿足節能運算日益增加的需求。 N2及其衍生技術將因我們持續強化的策略，進一步擴大台積公司的技術領先優勢。

先前消息顯示，台積電2奈米家族延伸出N2P製程技術，具備更佳的效能及功耗優勢，為智慧型手機和HPC應用提供支持，N2P計畫於2026年下半年量產。

英特爾1.8nm，即將量產

在最近向股東提交的年度報告中，英特爾首席執行官陳立武(Lip-Bu Tan) 發表了一封信，信中他表示：“今年下半年，我們將推出英特爾18A 上的主打產品Panther Lake，進一步增強我們的地位，隨後在2026 年推出Nova Lake。”

據披露，我們還處於早期英特爾18A 外部客戶專案的最終設計階段，預計將在今年年中完成首次向晶圓廠製造的發布。 「在重建製程領導地位的同時，我們也將繼續推進未來節點的路線圖。」Intel CEO重申。相關消息顯示，英特爾首批量產產品包括消費端的Panther Lake處理器及2026年發表的伺服器晶片Clearwater Forest。

據英特爾CEO所說，英特爾今年稍晚在亞利桑那州最新的晶圓廠開始大量生產英特爾18A。

據分析師稱，博通和輝達這兩家人工智慧晶片巨頭正在考慮在其產品中使用英特爾的18A（1.8 奈米級）製程技術。然而，Arcuri 聲稱，與博通相比，輝達「更接近」採用英特爾作為其第二（或第三？）供應商。 AMD 也表現出對這種製造流程的興趣，儘管其在該節點上的進展尚不清楚。

瑞銀分析師Timothy Arcuri 更直言，如果英特爾獲得最大的無晶圓廠晶片設計公司之一Nvidia 的訂單，這將是重大勝利，或許也是英特爾代工廠的轉捩點。

在官網中，英特爾表示：「英特爾18A 現已準備好用於客戶項目，預計將於2025 年上半年開始投產。」據介紹，該節點擁有以下幾點優勢：

• 與Intel 3 製程節點相比，每瓦效能提高15%，晶片密度提高30% ；
• 北美製造的最早可用的2奈米以下先進節點，為客戶提供有彈性的供應替代方案；
• 業界首創的PowerVia 背面供電技術，可將密度和單元利用率提高5% 至10%，並降低電阻供電下降，從而使ISO 功率性能提高高達4%，並且與正面功率設計相比，固有電阻(IR) 下降大大降低；
• RibbonFET 環柵(GAA) 電晶體技術，可實現電流的精確控制。 RibbonFET 可進一步縮小晶片組件體積，同時減少漏電，這對於日益密集的晶片而言是一個關鍵問題；
• HD MIM 電容器可顯著降低電感功率下降，增強晶片的穩定運作。此功能對於生成式AI 等需要突然且高強度運算能力的現代工作負載至關重要；
• 全面支援行業標準EDA 工具和參考流程，從而實現從其他技術節點的平穩過渡。透過EDA 合作夥伴提供的參考流程，我們的客戶可以先於其他背面電源解決方案開始使用PowerVia 進行設計。
• 由35 多個業界領先的生態系統合作夥伴組成的強大團隊，涵蓋EDA、IP、設計服務、雲端服務以及航空航太和國防領域，有助於確保廣泛的客戶支持，從而進一步簡化採用；

從製程組合上看，如下圖所示，除了18A，英特爾還在準備其性能增強型18A-P 製造技術，該技術有望在相同功率下提高性能，或在相同性能下降低功率。分析師認為，這個生產節點可能對希望在最小化功耗的同時最大化效能的外部客戶更有吸引力。

三星2nm，艱難中前行

作為最早投入GAA量產的廠商，因為良率原因，三星在先進的3nm GAA製程一直艱難前行，這也體現在其2nm產品上。這也就是為何三星晶圓代工負責人在上任之初就表示－我們將專注於大幅提升2 奈米製造製程良率的原因。

早在去年7月，全三星電子宣布，將向日本領先的人工智慧公司Preferred Networks 提供採用2 奈米(nm) 代工製程和先進的2.5D 封裝技術Interposer-Cube S (I-Cube S) 的交鑰匙半導體解決方案。

據介紹，透過利用三星領先的代工和先進的封裝產品，Preferred Networks 旨在開發強大的AI 加速器，以滿足生成式AI 驅動的運算能力不斷增長的需求。

三星表示，自從開始量產業界首個採用全柵（GAA）晶體管架構的3nm製程節點以來，公司成功贏得了2nm製程的訂單，性能和能效得到了進一步提升，從而鞏固了其GAA技術領先地位。在三星看看來，這次與Preferred Networks的合作，是日本企業在大尺寸異質整合封裝技術領域的首戰告捷，三星也計劃趁此加速其在全球領先先進封裝市場的攻勢。

日前，有報導指出，隨著其在2nm GAA 製程上試產的Exynos 2600 已達到30% 的良率，三星可能即將開始全面晶圓生產，但這一切都取決於它能否將這些良率擴大到可接受的水平。

報告強調，自從報導三星試製成功率達到30% 以來，三星2nm GAA 的良率提升了多少還不得而知，但據報導，採用上述技術製造的Exynos 2600 原型機將於今年5 月投入生產。這一先機將為三星提供必要的喘息空間，以確保其能夠緩慢提高良率並實現量產。 2nm GAA 節點至少需要達到70% 的良率才能開始接受其他顧客的訂單。

天風國際分析師郭明淇先前曾評論說，由於這個數字是在大約三個月前公佈的，這可能意味著這些良率將遠高於60%，而製造工藝將用於蘋果的A20 SoC，該SoC 將於2026 年下半年在iPhone 18 系列中使用。 憑藉目前的台積電進展，該公司有能力在2025 年底前達到每月50,000 片晶圓的產量，因此即使三星處於領先地位，其競爭對手也將遠遠超過它。但是，如前所述，如果2nm GAA 良率回升，沒有什麼能阻止三星重新獲得失去的市場份額。

報導透露，高通和蘋果可能在2nm晶片上採用三星的工藝，但必須強調的是，這只是猜測。

具體到技術方面，三星表示，透過對SF3P 進行了改進，形成了我們現在所說的SF2。這個增強節點採用了各種製程設計改進，帶來了顯著的功率、效能和麵積(PPA) 優勢。

展望2026 年，三星將推出SF2P，這是SF2 的進一步改進，採用了「速度更快」但密度更低的電晶體。 2027 年，三星將推出SF2Z，增加背面供電，以實現更好、更高品質的供電。特別是，三星瞄準的是電壓降（又稱IR Drop），這是晶片設計中一直關注的問題。

三星強調，該公司已經優化了BSPDN，並首次將其納入我們今天宣布的SF2Z 節點中。

寫在最後

在三大巨頭正在推動2nm之際，日本的Rapidus也更新了公司的2nm進度。

據報導，目前Rapidus正在北海道千歲市興建2nm晶圓工廠，試產產線計畫於2025年4月啟用，目標是2027年開始量產2nm。

日前，Rapidus 宣布，將與Quest Global Services PTE簽署合作備忘錄。作為Quest Global 的新半導體代工合作夥伴，能為客戶提供廣泛的解決方案。 Rapidus 指出，Quest Global 客戶將能夠利用Rapidus 的2nm 全閘極(GAA) 製造流程來開發工程設計和製造解決方案，以支援產業對低功耗人工智慧(AI) 半導體日益增長的需求。據透露，兩家公司將共同為無晶圓廠公司提供虛擬整合設備製造商(IDM) 模式的變革性矽解決方案。

但毫無疑問，這家新貴，舉例前面三個老法師，還有不少的差距。

在2nm到來之際，圍繞著下一代的工藝的競爭也已經如火如荼。

據台媒引述台積電供應鏈透露，台積電在1.4nm製程推進獲得重大突破，台積電近期已通知供應商備妥1.4nm所需設備，預定今年先進新竹寶山第二廠裝訂試產線（Mini-line），同時也計劃將原訂採用2nm製程的寶晶圓

三星在先前也透露，1.4nm 級節點SF1.4 也預計在2027 年問世。但有趣的是，它似乎沒有背面供電。根據目前的路線圖，三星將是唯一在其首個1.4nm/14 A級節點中未使用BSPDN 的代工廠。

至於Intel將會使用High-NA EUV光刻機生產14A（也就是1.4nm級製程產品）及其變體英特爾14A-E ，則有望在2027 年或之前某個時候推出。據介紹，這個新的製造節點都力求比前一個節點的效能提升15%。

圍繞著這些工藝，一場新的技術攻堅戰，也正在激烈上演。(半導體產業觀察)