意料之外的EDA

SEMI旗下ESD聯盟發佈最新電子設計市場資料（EDMD）報告，2024年Q4 EDA行業收入同比增長11%，達49億美元。 儘管中國市場表現疲軟，但全球EDA行業仍保持穩健增長，部分細分領域（如PCB設計、封裝設計）增長顯著。

EDA呈現著意料之外的增長態勢。

01

全球EDA行業整體表現

EDA軟體行業主要受技術驅動，具有較高的技術、人才儲備、使用者協同、資金規模等壁壘，市場集中度較高。長期以來，中國EDA市場由國際EDA企業Cadence、Synopsys、Siemens EDA三大巨頭壟斷，前三大企業佔比超70%。

是什麼讓EDA增長？

首先，對邊緣計算和高性能計算(HPC) 晶片的需求不斷增長，推動了對更複雜和自動化的 EDA 解決方案的需求。

雲端解決方案的日益普及是另一個主要的增長動力，它實現了無縫協作，並提升了全球設計團隊的可訪問性。企業越來越多地將人工智慧和機器學習演算法整合到其工作流程中，以最佳化設計準確性和效率，減少代價高昂的錯誤並加快產品上市時間。

此外，特定領域電子產品設計的興起，以及對物聯網和人工智慧應用節能晶片組的日益關注，預計將推動EDA解決方案的創新。半導體公司和EDA解決方案提供商加大研發投入，以及加強戰略合作，將進一步擴大市場潛力。

按產品類別來看：

CAE（電腦輔助工程）：增長10.9%，達16.969億美元（四季度移動平均+12.3%）。

• IC物理設計與驗證：增長15.4%，達7.979億美元（移動平均+8.1%）。
• PCB & MCM（印刷電路板 & 多晶片模組）：增長15.9%，達4.762億美元（移動平均+8.3%）。
• 半導體IP（SIP）：增長7.9%，達17.607億美元（但已報告公司IP收入下滑，未報告公司如Arm增長21%）。
• 服務收入：增長11%，達1.956億美元（移動平均+26.2%），反映設計需求旺盛但人才短缺。

按細分領域來看：

IC封裝設計：增長70%（年收入8400萬美元），部分因分類統計偏差，但仍體現先進封裝需求激增。

• 解析度增強技術：受中國廠商四重曝光（非EUV）需求推動，增長顯著。
• 服務外包趨勢：企業設計需求超出內部能力，推動外包服務增長11%。

多家公司正在提供整合人工智慧和機器學習等尖端技術的電子設計自動化解決方案，以減輕設計工程師的工作量。例如，2021年7月，美國Cadence 設計系統公司推出了機器學習工具Cerebrus Intelligent Chip Explorer，旨在實現晶片設計流程自動化，提高設計工程師的工作效率。此外，2021年12月，美國Nexar(Altium Limited旗下公司)與美國SnapEDA合作，通過提供電腦輔助設計(CAD)模型和軟體，提升印刷電路板(PCB)設計的性能，並幫助工程師更快地設計電子電路。因此，降低積體電路設計複雜性的需求推動了對EDA解決方案的需求，從而推動了該市場的增長。

02

AI助力開啟EDA新時代

EDA廠商現在運用AI技術來最佳化EDA軟體引擎、流程和工作流。建構利用AI的高品質引擎對於實現可擴展、可靠的結果至關重要。AI演算法模型必須可驗證、精準和穩健，以確保在整個企業使用時的安全性，並能始終給出一致、可持續的結果。

AI技術在西門子EDA解決方案中被應用於三個不同的重點領域：核心技術、流程最佳化和提供可擴展的開放平台。其用途主要圍繞增強工程師能力，提高工程師的生產力以及捕捉設計團隊內的知識。AI可用於深入瞭解IC設計，幫助理解問題的根本原因，並避免未來可能出現的潛在問題。利用AI實現自動化以及驗證AI結果的能力至關重要。可驗證、可追溯和開放性是EDA應用對AI的核心需求。在AI賦能的西門子EDA解決方案中，可驗證引擎是建立在精準性、穩健性、領域專業知識及可用性的基礎上，繼而確保在處理資料時，AI演算法能夠給出可預測、可重複且有價值的結果。在一些情況下，當驗證無法自動化時，需要有一位具備專業知識的人參與，以對結果進行評估並確保其正確性。在市場上經過十多年的不斷完善和成功，西門子EDA深諳擴展可信、可驗證的AI平台的必備條件。

AI在EDA工具中的應用可以分為幾個關鍵方面。首先是處理繁重的重複性任務。晶片設計過程中有許多需要反覆驗證和最佳化的環節，例如功耗模擬、熱量分佈分析以及邏輯驗證等。傳統方法往往需要工程師花費數周甚至數月的時間進行調整，而AI演算法可以在短時間內完成這些任務，並且精度更高。例如，Synopsys推出的一系列AI驅動的EDA工具，能夠快速完成從系統架構定義到設計實施、驗證和製造的全流程任務。這不僅大幅縮短了設計周期，還減少了對工程師數量的需求。

其次，AI在晶片設計中展現了強大的最佳化能力。以Google的AlphaChip為例，這款基於強化學習的AI工具能夠在晶片佈局設計中實現“超人”等級的表現。通過對前幾代晶片設計資料的學習，AlphaChip可以快速生成複雜的晶片佈局方案，將傳統設計師需要數周完成的工作壓縮到幾個小時內。更重要的是，AI生成的設計方案往往能夠在性能、功耗和散熱等方面達到更優的平衡。Google的張量處理單元（TPU）就是一個典型案例，其每一代產品的設計都得益於AI工具的最佳化。

此外，生成式人工智慧（GenAI）也開始在EDA工具中嶄露頭角。與傳統的AI技術不同，GenAI更像是一個智能助手，能夠通過學習現有資料生成新的設計方案或提供設計建議。例如，Synopsys的GenAI技術可以快速瀏覽長達數百頁的晶片設計規格文件，並提取出關鍵資訊供設計師參考。這種能力不僅提高了設計效率，還降低了設計師在面對複雜項目時的認知負擔。更有趣的是，GenAI還能協助程式碼最佳化和驗證約束提取等任務，為設計師提供更具指導性的建議。

然而，AI驅動的EDA工具並非沒有侷限性。當前最大的挑戰在於資料的可用性。每家晶片設計公司都擁有自己的專有智慧財產權和設計資料，而這些資料通常不會被共享。這意味著AI工具只能基於有限的資料進行訓練，難以跨公司或跨領域實現通用化設計。此外，AI在晶片設計中的應用還處於早期階段，完全依賴AI進行端到端設計的目標雖然令人興奮，但距離實現仍有一定距離。

03

未來展望

隨著半導體行業進入後摩爾時代，Chiplet技術的興起正在深刻改變晶片設計和製造的範式。這種將大型單顆SoC拆解為多個小晶片再通過先進封裝整合的技術路線，不僅延續了性能提升的路徑，更對EDA工具鏈提出了全新的需求。

傳統EDA工具主要面向單顆晶片的前後端設計流程，而Chiplet技術需要工具支援從架構探索階段的晶片分解、互連拓撲設計，到封裝級的訊號完整性分析、熱模擬等全流程協同最佳化。這促使EDA廠商必須重構其工具架構，開發支援異構整合設計的新平台。以Synopsys的3DIC Compiler和Cadence的Integrity 3D-IC平台為代表，行業已經出現專門針對Chiplet設計的工具套件，這些工具需要處理矽中介層布線、微凸點陣列最佳化、跨die時鐘同步等全新挑戰。值得注意的是，封裝工具的市場規模正在從輔助角色轉向關鍵路徑，Yole預測先進封裝EDA市場將在2025年突破5億美元，年複合增長率顯著高於傳統EDA工具。

從技術演進角度看，EDA工具與IP的協同設計能力將成為競爭關鍵。EDA廠商的IP業務仍嚴重依賴傳統介面協議（如USB、PCIe）的版稅收入，這些標準化IP正逐漸淪為紅海市場。一個典型的案例是，RISC-V生態的崛起雖然擴大了處理器IP市場的整體規模，但主要受益者卻是SiFive等新興公司，而非傳統EDA三巨頭。這種分化趨勢預示著，未來EDA廠商可能需要重新評估其IP戰略，是將資源集中在特定高性能IP的深度開發，還是通過併購擴展IP組合的廣度。

台積電的3DFabric聯盟資料顯示，採用Chiplet設計的客戶平均需要整合來自8-12個不同供應商的IP模組，這對設計工具的統一介面和驗證流程提出了極高要求。領先的EDA廠商已經開始建構"設計-驗證-封裝"的全整合平台，例如Cadence的Cerebrus智能晶片設計系統能夠自動最佳化Chiplet的佈局與互連方案。但挑戰在於，隨著Chiplet異構整合度的提升，設計空間呈指數級增長，傳統模擬方法已無法滿足需求。這解釋了為何各大廠商都在加速佈局AI驅動的設計工具，Synopsys的DSO.ai和Cadence的JedAI平台都在嘗試用機器學習演算法來解決Chiplet協同最佳化的複雜性問題。未來五年，能夠提供從架構探索到物理實現完整解決方案的EDA平台，將在Chiplet時代獲得更大的話語權。 (半導體產業縱橫)