ASE：以先進封裝創新方案，應對半導體行業的挑戰

分享一份ASE的最新報告，主要針對AI 快速發展下半導體行業面臨的性能、記憶體、功耗等核心挑戰，闡述 ASE 如何通過先進封裝創新（如異構整合、Co-Packaged Optics 等），推動 AI 技術落地。

報告主要內容

• AI 發展現狀與經濟價值
• AI 時代的核心挑戰
• 半導體行業趨勢與封裝創新方向
• ASE 的先進封裝解決方案

關鍵資訊摘錄

1 尺寸與良率 / 利用率的反向關係

大尺寸模組是 AI 晶片的必然選擇（需整合多 GPU、多 HBM 以滿足 2x-10x 記憶體頻寬需求），但傳統晶圓級封裝的工藝極限，無法適配超大規模中介層的生產，形成核心矛盾。隨著基板 / 中介層尺寸從 60x60mm² 擴大到 120x120mm²，利用率呈明顯下降趨，12 英吋晶圓上可切割的中介層數量也急劇減少。比如Nvidia Blackwell和AMD MI300，都因中階層尺寸大，需要數倍大的光刻板，而受限於光刻工藝精度，導致良率難以提升。

2 Panel FOCoS-Bridge

面板級封裝與FOCoS-Bridge（帶橋接結構的整合矽中介層封裝）的結合是大尺寸模組良率低、利用率低的核心解決方案，多 Chiplet 通過矽橋實現高效互聯，縮短 Chiplet 間的訊號路徑，既減少訊號延遲（解決 AI 的 “記憶體牆” 衍生問題），又避免因單一大尺寸 Die 缺陷導致的整體報廢（提升良率）。在核心指標上，微凸點（ubump）間距僅 45um，遠小於傳統封裝的凸點間距；C4 凸點（連接封裝基板與 Die）間距 150um，平衡 “互聯密度” 與 “工藝可製造性”，避免過小間距導致的短路風險。

3 ASE的創新解決方案

ASE在多個方面提出瞭解決方案，性能上包括2.5D 矽通孔（Si TSV）、FOCoS-CL/FOCoS-B 封裝、矽光子（SiPh）、面板級 FOCoS，結合異構整合（CPU/GPU/APU/XPU/HBM 等晶片組整合）；記憶體方面，通過Chiplets技術最佳化記憶體互聯，搭配 HBM整合方案；尺寸上，異構整合技術整合多功能晶片塊，減少冗餘設計，最佳化封裝佈局等。

其他主要頁面展示

(銳芯聞)