超越摩爾定律的晶片新世界：先進封裝More than Moore：-- “ from Words to Worlds”的晶片新世界你有沒有想過，我們日常使用的AI工具，比如能寫詩的ChatGPT，能畫圖的Midjourney，它們把我們的“想法”（Words）變成真實可見的“內容”（Worlds），到底需要什麼？答案是：超乎想像的算力！在過去的半個世紀裡，晶片工業只做一件事：把電晶體做得越來越小。這就像在一張無限大的紙上，把文字越寫越密，這就是著名的摩爾定律（Moore）。但現在，這張“紙”快寫滿了，筆尖也細無可細。我們的晶片，正在撞上一堵物理之牆。去年11月，我讀了李飛飛發表的文章《From Words to Worlds: Spatial Intelligence is AI’s Next Frontier》並分享了學習筆記。在李飛飛的長文中，將空間智能定義為 AI 的下一個前沿，然而單純依靠現有技術遠遠不夠。為了讓AI的“from Words to Worlds”之旅繼續下去，晶片工業必須找到新的出路。於是，一場從“平面鋪開”到“立體堆疊”的革命悄然發生。我們不再死磕“更小”，而是走向“更高”、“更密集”——這，就是超越摩爾定律（More than Moore）的時代。一、 物理學的牆：為什麼晶片“玩不動”了？AI就像一個永不滿足的“大胃王”，它吃的資料量和需要的計算力，正在把傳統晶片逼到崩潰邊緣。具體來說，晶片遇到了三堵“難關”：1.  “發燒牆”：晶片熱得快熔化了想像一下，在指甲蓋大小的面積上，擠著幾百億個微型“CPU”，它們同時全速運轉，產生的熱量密度比家裡的電熨斗還高！傳統的晶片基底（就像晶片的“底板”）導熱能力有限，根本來不及散熱。晶片一旦過熱，就會變慢甚至“罷工”。這嚴重限制了AI算力的進一步提升。2.  “堵車牆”：資料跑得太慢了晶片內部就像一座繁忙的城市，CPU是市中心，記憶體是郊區倉庫。傳統上，CPU取資料要跑很遠的路，就像城市交通經常“堵車”一樣。資料傳輸耗時又耗電，拖慢了整個AI計算的速度。3.  “原子牆”：小到不能再小了當電晶體小到奈米等級，已經接近原子的尺寸。電子不再老老實實地待在電路里，而是會像“幽靈”一樣隨意“穿牆而過”（專業術語叫“量子隧穿”）。這會導致電路不穩定，性能反而下降。所以，光靠“縮小”這條路，真的走到頭了。二、 結構學的解：給晶片“蓋摩天大樓”既然“平面鋪開”不行，那就“向天空要空間”！先進封裝，就是給晶片“蓋摩天大樓”。它不再是簡單地把晶片“包起來”，而是通過精巧的設計，把不同的晶片垂直堆疊、緊密連接起來。（配圖：“摩爾定律極限”的擁擠與過熱 Vs“超越摩爾定律”的先進封裝帶來的清涼與高效）從“平房”到“摩天大樓”：垂直堆疊的魔術我們把CPU（處理器）、GPU（圖形處理器）、HBM（高頻寬記憶體）這些原本平鋪的晶片，像樂高積木一樣一層層“蓋”起來。這靠的是什麼技術呢？矽通孔（TSV）：可以想像成在晶片之間打通無數根微型“電梯井”，讓資料可以直接“上上下下”，傳輸距離從幾釐米縮短到幾微米！混合鍵合（Hybrid Bonding）：這是一種超精密的“銲接”技術，能把不同晶片嚴絲合縫地粘在一起，讓它們工作起來就像一個整體。通過這種“垂直進化”，資料傳輸速度提升了百倍，功耗也大幅降低，完美解決了“堵車牆”的問題。從“水泥”到“特種鋼”：為“摩天大樓”選新材料傳統的晶片底板（矽中介層）就像普通水泥，扛不住AI計算的“高燒”。所以，我們正在尋找更耐熱、更穩定的“特種鋼”來做“地基”：碳化矽（SiC）：它的導熱能力是傳統矽的3倍多！就像給晶片穿上了一層“特種盔甲”，特別適合那些超級發燒的AI晶片，能把熱量迅速導走。玻璃基板（TGV）：別小看玻璃，這種特殊玻璃不僅平整度極高，絕緣性好，還能做得更薄，承載更多更密的電路。像英特爾（Intel）這樣的巨頭，就看好它成為下一代晶片的“超級底板”。三、 經濟學的帳：誰在為AI的“新世界”鋪路？在以前，封裝只是晶片製造流程中不起眼的“收尾工作”。但現在，它已成為AI晶片性能的關鍵。如果說在“More Moore”時代，光刻機是晶片行業的“皇冠”；那麼在“More than Moore”時代，先進封裝就是皇冠上那顆越來越閃耀的明珠。當一顆AI晶片近一半的性能提升和成本增量，都來自於先進封裝時，這個賽道自然成了兵家必爭之地。這正是中國半導體企業，在某些領域實現“彎道超車”的關鍵機遇！以下是A股在這個領域有硬實力的代表企業（僅為行業觀察，不構成投資建議）：1. 蓋樓的總包商：晶片封裝的“國家隊”長電科技 (600584)：國內晶片封裝龍頭老大，全球排名前三。他們掌握了XDFOI等最先進的2.5D/3D封裝技術，就像擁有了給晶片蓋“超級摩天大樓”的全套圖紙和施工能力。通富微電 (002156)：它跟AI晶片巨頭AMD深度合作。AMD的AI晶片賣得越好，通富微電的訂單就越多，就像繫結了一個“大客戶”，旱澇保收。2. 蓋樓的材料商：晶片“底板”的創新者深南電路 (002916) / 興森科技 (002436)：它們生產的ABF載板，是連接晶片和電路板的關鍵“底板”，就像摩天大樓的堅實地基。目前全球高端載板主要被日韓台壟斷，這兩家公司正在努力打破這種局面。沃格光電 (603773)：他們正在研究玻璃基板技術。如果說傳統的晶片底板是“普通磚頭”，那麼玻璃基板就可能是未來的“透明鋼材”，代表著行業最前沿的技術方向。3. 蓋樓的裝置商：晶片“連接”的“超級工匠”拓荊科技 (688072)：在晶片製造中，有一類裝置叫“薄膜沉積裝置”，是用來在晶片表面“刷油漆”的，非常精密。拓荊科技就是這個領域的專家，他們的裝置是實現晶片間“無縫連接”的關鍵工具。芯源微 (688037)：在晶片封裝中，需要把很多微小的“點點”連接起來。芯源微就是提供這種“點膠”和“顯影”裝置的，它們能把晶片之間的連接做得更精細、更可靠。 (晚笙筆記)

英特爾將其EMIB 互連解決方案與傳統的 2.5D 技術進行了比較，並展示了其在設計先進封裝晶片方面的優勢。英特爾的EMIB技術已被應用於多種晶片，其中大部分是英特爾自家的產品。他們已在Ponte Vecchio、Sapphire Rapids、Granite Rapids、Sierra Forest以及即將推出的Clearwater Forest系列產品中採用了這種互連解決方案。英特爾已經展示了其如何擴展其先進封裝能力，以生產下一代晶片，這些晶片既包括自主研發的，也包括為其代工廠客戶生產的。該公司重點展示了大規模封裝，這些封裝均採用了EMIB和其他幾項自主研發的封裝技術。所有這些晶片都將是專為資料中心設計的先進晶片解決方案，包含多個晶片組，所有晶片組均通過EMIB互連技術連接。競爭對手（例如台積電）的先進封裝技術基於2.5D和3D封裝。與EMIB等採用較小互連橋不同，台積電的2.5D封裝在晶片（晶片組）和封裝基板之間使用矽中介層。互連是通過一系列位於矽內部的導線實現的，這些導線被稱為TSV（矽通孔）。這些導線用於連接多個晶片。英特爾指出，2.5D封裝技術存在一些缺點。首先，它需要為僅用於連接導線的矽片支付額外費用；其次，晶片尺寸越大，封裝方案的成本就越高，因為TSV（矽通孔）的使用會增加設計複雜性並降低良率。這項技術在2.5D工藝所能達到的最大尺寸方面也存在一些限制。這導致晶片組合的靈活性不足，無法將各種計算和儲存晶片混合搭配使用。用EMIB技術，無需在晶片和封裝之間使用矽片。這些小型橋接結構嵌入基板內，可安裝在任何需要連接兩個晶片的位置。EMIB技術已經存在一段時間了，所以這並非什麼新鮮事，但這裡簡單回顧一下這項技術本身也無妨。EMIB主要有兩種變體，詳情如下：EMIB 2.5D嵌入式多晶片互連橋 2.5D。連接多個複雜晶片的高效、經濟的方法。2.5D 封裝，用於邏輯-邏輯和邏輯-高頻寬儲存器 (HBM)。EMIB-M 在橋式電路中採用 MIM 電容。EMIB-T 在橋式電路中增加了 TSV 封裝。封裝基板中嵌入矽橋，用於岸線到岸線的連接。EMIB-T 可以簡化其他封裝設計中的 IP 整合。簡化供應鏈和組裝流程。生產已驗證：自 2017 年以來，已採用英特爾和外部晶片進行大規模生產。EMIB 3.5D嵌入式多晶片互連橋 3.5D 和 Foveros 整合在一個封裝中。支援採用多種晶片的靈活異構系統。非常適合需要在單個封裝中組合多個 3D 堆疊的應用。英特爾資料中心 GPU Max 系列 SoC：採用 EMIB 3.5D 技術，打造英特爾迄今為止量產的最複雜異構晶片，擁有超過 1000 億個電晶體、47 個有源晶片單元和 5 個製程節點。因此，就優勢而言，英特爾的EMIB先進封裝解決方案不僅在晶片佈局方面提供了更大的靈活性，而且還支援二維和三維擴展，這是2.5D封裝方法無法實現的。英特爾列出的EMIB技術的三大關鍵優勢是：正常封裝良率範圍節約成本的機會設計簡單隨著英特爾加大對晶圓廠業務的投入，並希望其未來技術（例如14A晶片）獲得更多關注，先進的封裝解決方案將變得至關重要。其EMIB晶片的改進，例如“T”型封裝和Foveros封裝，吸引了眾多業內巨頭的關注，這加劇了晶片製造行業的競爭，而該行業此前一直由台積電主導。英特爾能否成功推出14A晶片，以及能否在美國本土開啟先進晶片生產的新時代，都取決於英特爾的決心。英特爾展示其新一代、可大規模擴展的封裝能力此前，英特爾展示了其封裝技術實力，推出了一款多晶片產品，該產品採用了18A/14A 節點晶片、Foveros 3D 和 EMIB-T 技術。這些技術將為高性能計算、人工智慧、資料中心等領域的下一代晶片樹立標準。英特爾的先進封裝解決方案也將加劇與台積電CoWoS解決方案的競爭，後者也推出了一款採用A16工藝節點、整合超過12個HBM4E晶片的9.5英吋光罩封裝解決方案（CoWoS-L）。以下是英特爾將用於打造下一代計算巨頭的一些主要技術：英特爾 14A-E：採用 RibbonFET 2 和 PowerDirect 的突破性邏輯。Intel 18A-PT：首款採用背面供電的晶片，提高了邏輯密度和電源可靠性。高性能頂層晶片：下一代性能，密度和每瓦性能均有所提高（英特爾 14A/14A-E 工藝節點）。Foveros Direct 3D：採用超細間距混合鍵合的精密 3D 堆疊。EMIB-T（嵌入式多晶片互連橋）：下一代 EMIB 增加了 TSV，以實現更高的頻寬和更大的晶片整合。HBM 協議支援：無縫支援最新和未來的 HBM 標準（HBM4/HBM5/HBM-Next）。>12倍光刻線可擴展性：架構能夠突破傳統光刻線的限制。在英特爾發佈的視訊中，該公司展示了兩種先進的封裝晶片解決方案。這些顯然是概念設計，但設計本身才是亮點所在。其中一款晶片配備了四個計算單元和 12 個 HBM 記憶體位點，而另一款則配備了 16 個計算單元和 24 個 HBM 記憶體位點。此外，LPDDR5X 控製器的數量也翻了一番，在更大的解決方案中甚至達到了 48 個。該晶片包含一個採用 18A-PT 工藝技術的計算基片。該基片內裝有 SRAM，與Clearwater Forest 的製造方式類似。Clearwater Forest 採用 18A 工藝節點製造，其三單元基片方案中整合了 576 MB 的 L3 快取。Clearwater Forest 的基片採用 Intel 3 工藝技術製造，因此我們可以預期 Intel 18A-PT 將進一步最佳化並增加未來晶片中 SRAM 的數量。基礎晶片之上是主計算晶片，其中可以包含人工智慧引擎、CPU或其他IP。這些晶片採用英特爾14A或14A-E工藝製造，並通過Foveros 3D封裝解決方案與基礎晶片連接，形成一個3D堆疊結構。多個晶片通過EMIB-T互連技術連接並與記憶體解決方案進一步互連。圖中所示的頂層晶片使用了24個HBM記憶體位點，這些位點可以是HBM3/HBM3E等現代HBM標準，也可以是HBM4/HBM4E或HBM5等未來標準。單個封裝最多可容納48個LPDDR5x控製器，從而顯著提升AI和資料中心工作負載的記憶體密度。英特爾還表示，他們制定了非常多元化的生態系統參與計畫，並直接與行業合作夥伴合作，以加快產品上市速度並增強供應鏈的韌性。此次先進封裝晶片展示顯然面向外部客戶，旨在讓他們瞭解英特爾的產品，尤其是14A工藝節點的優勢，因為該節點專為第三方客戶設計。英特爾此前已表示，18A工藝節點主要用於其內部產品，但14A工藝節點吸引了更多客戶的關注。憑藉此次展示的先進封裝解決方案，英特爾似乎已在晶圓代工領域佔據了一席之地。現在我們唯一需要關注的就是實際產品，以及那些產品和那些主要廠商將使用英特爾晶圓廠的確認資訊。雖然有一些零星的暗示，但目前還沒有定論。我們應該記住，英特爾在先進封裝領域一直處於領先地位。他們上一款晶片 Ponte Vecchio 從工程角度來看堪稱奇蹟，但由於良率問題導致的諸多延誤，這款產品最終並未取得太大成功，包括Falcon Shores在內的幾個英特爾項目也被取消了。該公司正憑藉Jaguar Shores和備受期待的Crescent Island GPU （用於人工智慧）強勢回歸，但與此同時，他們真正的考驗在於從第三方獲得訂單，因為該公司的 14A 技術至關重要。 (半導體行業觀察)

12月24日消息，半導體大廠英特爾（Intel）近日展示了其在先進封裝領域的最新研發成果，推出一系列以Intel 18A 與Intel 14A 等先進節點製程的多芯粒（Multi-chiplet）產品概念。不僅展現了英特爾在Foveros 3D 與EMIB-T 先進封裝技術上的突破，更傳遞出其希望在高性能計算（HPC）、人工智慧（AI）及資料中心市場與台積電的CoWoS 封裝技術一決高下的信心。英特爾本次技術展示的核心在於其精密且具高度擴展性的先進封裝構架。根據資料顯示，英特爾將利用Intel 14A-E 節點製程提供突破性的邏輯性能，該製程同時採用了第二代RibbonFET電晶體與全新的PowerDirect 技術。而在基礎晶片部分，則採用Intel 18A-PT 製程，這是首款採用背面供電技術的基礎晶片，能顯著提升邏輯密度與電力供應的可靠性。此外，為了達到極致的垂直堆疊目標，英特爾還匯入了Foveros Direct 3D 技術，通過極細間距的混合鍵合（Hybrid Bonding）進行精密3D 堆疊。而在多芯粒互連方面，新一代的嵌入式多晶片互連橋接（EMIB-T）技術加入了矽穿孔（TSV）技術，可提供更高的頻寬，並整合更大規模的晶片組。另外，英特爾還在展示視訊中披露了兩款極具前瞻性的概念設計，展現了其超越傳統光罩限制（Reticle Limit）的技術實力。其中在中階解決方案方面，可配備4個計算晶片與12個HBM。至於在旗艦解決方案方面，則是將規模擴大到16個計算晶片與24個HBM ，並可配置多達48個LPDDR5X 控製器，極大化AI 與資料中心工作執行所需的記憶體密度。而且，這些設計採用了類似“Clearwater Forest”的構架，其基礎晶片負責搭載SRAM，並通過Foveros 3D 技術將頂層包含AI 引擎或CPU IP的計算晶片堆疊在上面。記憶體支援方面，英特爾強調其封裝方案能無縫相容目前的HBM3/HBM3E，以及未來的HBM4、HBM5 等新一代標準。根據市場的分析，英特爾這次一系列展示動作，無疑是向台積電發出挑戰。台積電目前已規劃9.5倍光罩尺寸的CoWoS 解決方案，並結合A16 製程，以及超過12個HBM4E （通過CoWoS-L）。然而，英特爾表示，其封裝構架具備超過12倍的光罩尺寸，顯示在規格上有意超越台積電。英特爾還特別強調，雖然Intel 18A 製程主要用於其內部產品，但Intel 14A 節點製程則是專為外部客戶設計的。因此，英特爾目前正積極與產業夥伴建立多元生態系，目的是提供更快的上市時間與更具韌性的供應鏈。儘管英特爾過去在先進封裝領域早有建樹，例如被視為工程奇蹟的Ponte Vecchio 晶片，但受限於良率問題與研發延遲，該產品並未取得商業化上的成功，隨後如Falcon Shores 等多項計畫也遭取消。因此，目前英特爾正試圖憑藉Jaguar Shores，以及備受期待的Crescent Island AI GPU 捲土重來。對英特爾而言，真正的考驗在於能否成功爭取到第三方客戶的訂單。尤其在Intel 14A 技術與先進封裝解決方案的加持下，英特爾似乎已準備好重新回歸晶圓代工市場的頂尖賽局。 (芯智訊)

引言當晶片製程的微縮逼近物理與經濟的雙重極限，積體電路產業的發展動能，正前所未有地從電晶體尺度的縮小，轉向系統級整合與架構的創新。在這一被稱為“後摩爾時代”的產業變局中，先進封裝與測試（簡稱“先進封測”） 已從配套輔助環節，躍升為提升晶片性能、最佳化系統功耗、控制整體成本的關鍵支點。本文旨在深入剖析全球及中國先進封測行業的發展現狀、技術脈絡、市場格局與驅動因素，並前瞻性地展望在人工智慧、高性能計算等需求的強勁牽引下，該領域所孕育的未來機遇與發展趨勢。一、積體電路先進封測概況1、積體電路製造概況積體電路製造產業鏈主要包括晶片設計、晶圓製造、封裝測試三個環節，具體如下：封裝測試包含封裝和測試兩個環節，其中，封裝是指將積體電路與引腳相連接以達到連接電訊號的目的，並使用塑料、金屬、陶瓷、玻璃等材料製作外殼保護積體電路免受外部環境的損傷；測試包括進入封裝前的晶圓測試（CP）和封裝完成後的成品測試（FT），晶圓測試主要檢驗每個晶粒的電性能，成品測試主要檢驗產品的電性能和功能，目的是將有結構缺陷以及功能、性能不符合要求的晶片篩選出來。2、積體電路製造產業的發展歷程3、先進封裝概況先進封裝是現代積體電路製造技術的關鍵環節，即採用先進的設計思路和先進的整合工藝對晶片進行封裝級重構，並能夠有效提高功能密度的封裝方式。在業內，先進封裝和傳統封裝主要以是否採用引線銲接來區分，傳統封裝通常採用引線鍵合的方式實現電氣連接，先進封裝通常採用凸塊（Bump）等鍵合方式實現電氣連接。從封裝效果來看，傳統封裝更加關注物理連接層面的最佳化，本身對晶片的功能不會產生實質變化，主要起到保護、巢狀、連接的作用；先進封裝更加關注電路系統層面的最佳化，除常規的保護、巢狀、連接外，還可起到縮短互聯長度、提高互聯性能、提升功能密度、實現系統重構等作用。二、積體電路封測行業發展情況1、全球積體電路封測行業發展情況積體電路產業早期從歐美地區發展，隨著產業的技術進步和資源要素的全球配置，封裝測試環節的產能已逐步由歐美地區轉至台灣、中國大陸、新加坡、馬來西亞等亞洲新興市場地區，目前全球積體電路封測行業已形成了台灣、中國大陸、美國三足鼎立的局面。根據Gartner的統計，2024年全球前十大封測企業中，前三大企業的市場份額合計佔比約為50%。中國大陸和台灣的企業在積體電路封測行業佔據優勢地位，2024年全球前十大封測企業中，中國大陸和台灣分別有4家和3家企業。從市場規模看，全球積體電路封測行業的市場規模從2019年的554.6億美元增長至2024年的1,014.7億美元，複合增長率為12.8%。2023年，受智慧型手機、消費電子需求疲軟、客戶庫存調整、經濟不確定性等因素的影響，全球積體電路封測市場總體處於下行周期，市場規模較2022年同比出現下降。2024年，隨著智慧型手機、消費電子需求的逐步回暖以及庫存水平的逐步調整，且高性能運算需求持續旺盛，全球積體電路封測行業市場規模同比恢復增長。未來，從供給端看，全球晶圓製造產能持續擴充，為封測行業的發展提供了重要基礎；從需求端看，數字經濟帶來人工智慧、資料中心、雲端運算、物聯網、虛擬/增強現實等新興應用場景，也為封測行業的發展提供了多元化動力。預計全球積體電路封測行業市場規模將在2029年達到1,349.0億美元，2024年至2029年複合增長率為5.9%。同時，先進封裝作為後摩爾時代的重要選擇，是全球積體電路封測行業未來持續發展的驅動因素，預計2024年至2029年，全球先進封裝市場將保持10.6%的複合增長率，高於傳統封裝市場2.1%的複合增長率，2029年全球先進封裝佔封測市場的比重將達到50.0%。2、中國大陸積體電路封測行業發展情況中國大陸積體電路封測行業主要有長電科技、通富微電、華天科技三家大型封測企業，其封裝形式佈局完善，業務規模較高。除上述大型封測企業外，憑藉在某些細分領域積累的技術，中國大陸湧現出較多專注於特定領域或特定工序的新興封測企業，但其業務規模與大型封測企業相比仍較小。2024年，除上述三家大型封測企業的營收規模超過100億元外，中國大陸其他封測企業的營收規模均在50億元以內。從市場規模看，受益於產業政策的大力支援以及下游應用領域的需求帶動，中國大陸封測市場跟隨積體電路產業實現了總體發展，市場規模由2019年的2,349.8億元增長至2024年的3,319.0億元，複合增長率為7.2%。但是，從業務結構看，中國大陸封測市場仍主要以傳統封裝為主，2024年中國大陸先進封裝佔封測市場的比重只有約15.5%。未來，隨著全球積體電路產業重心逐步轉移至中國大陸，中國大陸封測行業將保持增長態勢。預計中國大陸積體電路封測行業市場規模將在2029年達到4,389.8億元，2024年至2029年複合增長率為5.8%。同時，隨著領先企業在先進封裝領域的持續投入，以及下游應用對先進封裝需求的增長，預計2024年至2029年，中國大陸先進封裝市場將保持14.4%的複合增長率，高於傳統封裝市場3.8%的複合增長率，2029年中國大陸先進封裝佔封測市場的比重將達到22.9%。三、先進封裝行業發展情況1、全球先進封裝行業發展情況全球先進封裝行業的主要參與者包括具有晶圓製造背景的企業和封測背景的企業，其在先進封裝領域的佈局和主要特點具體如下：近年來，智慧型手機等移動終端向小型化、整合化、高性能方向更新迭代，帶動單機晶片數量和晶片性能要求的提升，是全球先進封裝行業發展的最重要驅動因素之一。未來，全球先進封裝行業的主要增長點將由智慧型手機等移動終端向人工智慧、資料中心、雲端運算、自動駕駛等高性能運算轉變。FC可以允許晶片有更高的I/O密度、更優良的熱傳導性，符合移動終端的應用需求，在移動終端的發展及迭代過程中充分受益。全球FC的市場規模由2019年的187.5億美元增長至2024年的269.7億美元，複合增長率為7.5%，是市場規模最大的先進封裝技術。未來，隨著先進封裝行業主要增長點的轉變，全球FC市場規模的整體增長率將有所下降，但人工智慧、資料中心、雲端運算、自動駕駛等高性能運算將使用到FCBGA等封裝形式支援更大尺寸、更高性能的晶片，保證了FC市場的持續增長。預計全球FC的市場規模將在2029年達到340.7億美元，2024年至2029年複合增長率為4.8%。WLCSP可以實現與裸晶片尺寸相同的最小封裝體積，並具備一定的成本優勢，FO可以實現高I/O密度晶片的低成本封裝，均能夠較好地契合移動終端對小型化、高性能、低成本的需求。因此，WLP的市場需求持續增長，全球市場規模由2019年的40.5億美元增長至2024年的56.1億美元，複合增長率為6.7%。未來，WLCSP的成本優勢會隨著晶圓尺寸的增大和晶片尺寸的減小而更加明顯，FO也會由於晶片性能要求的提升而被更多採用，保證了WLP市場的持續穩定增長。預計全球WLP的市場規模將在2029年達到75.5億美元，2024年至2029年複合增長率為6.1%。芯粒多晶片整合封裝是先進封裝行業主要增長點轉變的最充分受益者。全球芯粒多晶片整合封裝的市場規模由2019年的24.9億美元增長至2024年的81.8億美元，複合增長率為26.9%，是增長最快的先進封裝技術。未來，受益於人工智慧、資料中心、雲端運算、自動駕駛等高性能運算的快速發展，以及高端消費電子的持續進步，芯粒多晶片整合封裝的市場規模仍將保持高速增長的態勢，預計將在2029年達到258.2億美元，2024年至2029年複合增長率為25.8%，高於FC、WLP等相對成熟的先進封裝技術。2、中國大陸先進封裝行業發展情況與全球市場相比，中國大陸先進封裝市場起步較晚，但是近年來呈現快速追趕的態勢。從市場格局看，與全球市場相同，FC是中國大陸市場規模最大的先進封裝技術，芯粒多晶片整合封裝是增長最快的先進封裝技術；從變動趨勢看，中國大陸先進封裝市場規模的增長態勢與全球市場相似，但是，一方面，中國大陸擁有全球最大且增速最快的積體電路消費市場，另一方面，在境外供應受限的情況下，中國大陸需要通過芯粒多晶片整合封裝技術方案持續發展高算力晶片，因此，中國大陸先進封裝市場規模的複合增長率高於全球先進封裝市場的總體水平，尤其是芯粒多晶片整合封裝等前沿封裝技術的市場規模將呈現高速增長的態勢。四、先進封裝主要下遊行業發展情況積體電路是資訊產業的基礎，涉及家用電器、消費電子、移動通訊、網路通訊、高性能運算、工業、汽車、醫療、航空航天等各類電子裝置領域，先進封裝技術在上述領域也得到廣泛的應用。其中，智慧型手機等移動終端和人工智慧、資料中心、雲端運算、自動駕駛等高性能運算是先進封裝最具代表性的下遊行業，也是先進封裝市場近年來增長及未來可持續發展的重要驅動因素，具體如下：1、高性能運算近年來，人工智慧、資料中心、自動駕駛等高性能運算產業在全球範圍內迎來歷史性的爆發式增長機遇，並正逐步成為先進封裝行業的關鍵增長點和盈利點。從算力規模看，全球算力規模從2019年的309.0EFlops增長至2024年的2,207.0EFlops，複合增長率為48.2%，預計全球算力規模將在2029年達到14,130.0EFlops，2024年至2029年複合增長率為45.0%。以輝達為例，其來自資料中心的營業收入由2020財年的30億美元快速增長至2025財年的1,152億美元，複合增長率高達108%。中國高度重視算力資源的投資和算力基礎設施的建設。根據浪潮資訊、清華大學全球產業研究院等發佈的全球計算力指數評估報告，中國算力指數長期位居全球第二，僅次於美國，尤其在計算能力和基礎設施方面具備顯著優勢。從算力規模看，中國大陸算力規模從2019年的90.0EFlops增長至2024年的725.3EFlops，複合增長率為51.8%。預計中國大陸算力產業將步入到高品質發展的新階段，算力規模將在2029年達到5,457.4EFlops，2024年至2029年複合增長率為49.7%。算力通常分為通用算力（基礎算力）、智能算力和超算算力。過去，CPU、GPU、AI晶片、FPGA等高算力晶片的性能提升主要依靠晶圓製造技術的進步，但是，隨著摩爾定律逼近極限，通過製程推進持續提升晶片性能的難度快速增加。從價值量上看，芯粒多晶片整合封裝及配套的測試環節也已進入高算力晶片製造產業的價值鏈高端，一定程度上重構了積體電路製造產業鏈的價值分佈。根據Morgan Stanley發佈的報告3，目前最主流的高算力晶片的成本結構中，CoWoS及配套測試環節的合計價值量已經接近先進製程晶片製造環節，具體如下：對於中國大陸，近年來境外出口管制日益聚焦於人工智慧等高性能運算產業，且管制的深度和廣度均逐步提升，現階段已經形成對中國人工智慧等高性能運算產業“斷供”“斷鏈”的嚴峻局面，具體如下：目前，業界已經認識到中國實現人工智慧等高性能運算產業鏈的自主可控具有緊迫性，國內多家高算力晶片設計企業快速成長。由於摩爾定律逼近極限，中國晶圓製造環節的技術進步也面臨上游產業的限制，因此，國內高算力晶片設計企業正在逐步探索使用芯粒多晶片整合封裝技術方案提升自身產品的性能，並均已推出相關的高算力晶片產品。此外，為保障供應鏈的安全和穩定，中國高算力晶片設計企業也會更多地傾向於使用本土供應商的製造產能。2、智慧型手機近年來，隨著智慧型手機功能的豐富、性能的提升，以及通訊制式的迭代，單台智慧型手機需要搭載更多數量和更多種類的晶片，各類晶片使用的主要封裝技術也出現更新和發展，是先進封裝行業的重要增長點。以智慧型手機必需的應用處理器、電源管理晶片、射頻晶片和儲存晶片為例，具體如下：從出貨量看，雖然受公共衛生事件、政治經濟不確定性和消費者需求下降等因素影響，2019年至2023年全球智慧型手機出貨量總體呈現下降趨勢，但是，對於單價大於600美元的高端智慧型手機，其出貨量總體呈現穩定增長的態勢。高端智慧型手機的功能更豐富、性能更優異、通訊制式更全面，需要搭載更多使用到先進封裝技術的晶片。此後，隨著廠商庫存的正常化，以及摺疊屏手機、AI手機的加速滲透，全球智慧型手機出貨量自2024年開始復甦並預計將保持增長態勢。對於高端智慧型手機，預計其出貨量將保持穩定增長。與全球市場相同，2019年至2023年中國大陸智慧型手機出貨量總體呈現下降趨勢，此後，中國大陸智慧型手機出貨量自2024年開始復甦並預計將保持增長態勢。中國大陸高端智慧型手機出貨量除2022年出現下降外，其餘年度均總體呈現穩定增長的趨勢。特別地，支援各種人工智慧大模型的AI手機和AIPC實現了高性能運算與移動終端兩大先進封裝重要下遊行業的融合，滲透率有望實現快速提升，根據台積電的預計，全球AI手機和AIPC的滲透率將於2027年均超過50%，具體如下：五、積體電路先進封測行業發展趨勢1、國產替代加速推進國內積體電路產業自給率低，進口額連續十年居首，國產替代空間巨大。受外部限制影響，產業自主可控需求迫切，推動包括先進封測在內的全產業鏈國產化處理程序加快。2、芯粒多晶片整合封裝成為關鍵增長點數字經濟發展推動高算力晶片需求增長，芯粒多晶片整合封裝（如2.5D/3D IC）成為突破摩爾定律限制的主流方案。國內企業積極採用該技術，以應對製造環節限制並把握市場機遇。3、先進封裝成為後摩爾時代主流隨著製程推進面臨瓶頸，先進封裝成為提升晶片性能與整合度的關鍵。預計全球及中國大陸先進封裝市場佔比將持續提升，分別於2029年達到50%和22.9%。4、先進封裝價值量持續提升先進封裝價值顯著高於傳統封裝，隨著應用市場向AI、資料中心、自動駕駛等高算力領域轉移，高端封裝技術需求增長，推動產業鏈價值分佈重構。5、產業鏈協同與一站式服務能力日益重要芯粒整合封裝要求晶片設計、製造與封測緊密協作，跨環節溝通與一站式服務能力成為保障產品性能與良率的關鍵，具備晶圓製造背景的封測企業更具競爭優勢。六、結尾綜上所述，先進封測行業正處在一個技術與市場雙輪驅動的黃金發展期。從現狀看，芯粒（Chiplet）整合、2.5D/3D封裝等高階技術已成為突破算力瓶頸的主流方案，推動全球市場格局加速演變，並重構著產業鏈的價值分配。展望未來，兩條主線將愈發清晰：一是技術本身的持續深化，從互連密度、散熱能力到異質整合效率，創新競賽遠未結束；二是產業鏈協同的深度整合，設計、製造與封測的界限趨於模糊，打造一站式解決方案的能力將成為企業的核心壁壘。機遇與挑戰並存。對於中國產業而言，這既是緊跟全球技術浪潮、切入高價值環節的戰略機遇，也是建構自主可控算力體系的嚴峻考驗。可以肯定的是，先進封測的技術革新之路將繼續延伸，成為支撐數字經濟邁向下一階段的堅實基石。 (材料匯)

分享一份Intel在2024年VLSI上的報告，聚焦異構整合技術，探討其歷史演變、當前以先進封裝為核心的落地應用，以及未來擴展所需的關鍵技術方向、挑戰與機遇，強調 HI 對計算和通訊領域持續進步的核心作用。報告主要內容總覽 HI 的核心價值HI歷史演進先進封裝作為HI載體的現狀HI未來的擴展與升級關鍵資訊摘錄1先進封裝載體報告列出 5 類關鍵先進封裝技術，包含具體參數、優勢與應用進展。FCBGA/FCLGA：凸點間距約 100μm，全球市場份額超 40%，支援 120×120mm 尺寸，2017 年起已量產。EMIB（嵌入式多晶片互連橋）：凸點間距從 55μm 逐步縮減至 36μm，支援 TSV 技術，提升互連密度。Foveros Direct：採用 Cu-Cu 直接鍵合，凸點間距≤25μm，功耗效率最優（約 0.05pJ/bit），2023 年起進入量產爬坡。玻璃核心基板封裝：凸點間距 < 10μm，支援大尺寸（6 倍以上掩模等效面積），助力 448G 速率與可插拔連接器。共封裝光學（Co-Packaged Optics）：整合波導的玻璃耦合方案，實現高良率、低成本，推動光互連落地。2 UCIe 的動機與價值報告明確，標準化晶片互連介面（UCIe）是HI未來規模化擴展的關鍵支撐，是建構開放生態的核心。通過開放的高速晶片間介面（UCIe），建構 “封裝上的平台”，實現不同工藝、不同廠商晶片粒的混合搭配，可打破掩模尺寸限制，使 SoC 可突破單晶片規模；縮短產品上市時間（支援晶片粒復用）；降低成本（減少 IP 移植、最佳化工藝選擇）；支援定製化解決方案，推動創新規模化。在性能方面，相比封裝外 SerDes，功耗降低至 1/20，I/O 性能提升 20 倍，適配 2D/2.5D/3D 先進封裝場景。其他主要頁面展示(銳芯聞)

分享一份ASE的最新報告，主要針對AI 快速發展下半導體行業面臨的性能、記憶體、功耗等核心挑戰，闡述 ASE 如何通過先進封裝創新（如異構整合、Co-Packaged Optics 等），推動 AI 技術落地。報告主要內容AI 發展現狀與經濟價值AI 時代的核心挑戰半導體行業趨勢與封裝創新方向ASE 的先進封裝解決方案關鍵資訊摘錄1 尺寸與良率 / 利用率的反向關係大尺寸模組是 AI 晶片的必然選擇（需整合多 GPU、多 HBM 以滿足 2x-10x 記憶體頻寬需求），但傳統晶圓級封裝的工藝極限，無法適配超大規模中介層的生產，形成核心矛盾。隨著基板 / 中介層尺寸從 60x60mm² 擴大到 120x120mm²，利用率呈明顯下降趨，12 英吋晶圓上可切割的中介層數量也急劇減少。比如Nvidia Blackwell和AMD MI300，都因中階層尺寸大，需要數倍大的光刻板，而受限於光刻工藝精度，導致良率難以提升。2 Panel FOCoS-Bridge面板級封裝與FOCoS-Bridge（帶橋接結構的整合矽中介層封裝）的結合是大尺寸模組良率低、利用率低的核心解決方案，多 Chiplet 通過矽橋實現高效互聯，縮短 Chiplet 間的訊號路徑，既減少訊號延遲（解決 AI 的 “記憶體牆” 衍生問題），又避免因單一大尺寸 Die 缺陷導致的整體報廢（提升良率）。在核心指標上，微凸點（ubump）間距僅 45um，遠小於傳統封裝的凸點間距；C4 凸點（連接封裝基板與 Die）間距 150um，平衡 “互聯密度” 與 “工藝可製造性”，避免過小間距導致的短路風險。3 ASE的創新解決方案ASE在多個方面提出瞭解決方案，性能上包括2.5D 矽通孔（Si TSV）、FOCoS-CL/FOCoS-B 封裝、矽光子（SiPh）、面板級 FOCoS，結合異構整合（CPU/GPU/APU/XPU/HBM 等晶片組整合）；記憶體方面，通過Chiplets技術最佳化記憶體互聯，搭配 HBM整合方案；尺寸上，異構整合技術整合多功能晶片塊，減少冗餘設計，最佳化封裝佈局等。其他主要頁面展示(銳芯聞)

近日，光刻機巨頭ASML在其最新財報中正式揭曉了其首款專注於3D整合領域的先進封裝裝置——TWINSCAN XT:260。這一舉動，不僅揭開了ASML進軍先進封裝市場的戰略序幕，更釋放出一個強烈的市場訊號：在摩爾定律趨近物理極限的今天，標誌著前沿的半導體光刻技術正以前所未有的力度，向先進封裝領域滲透與延伸。ASML的強勢入局，無疑為火熱的先進封裝賽道再添一把火，並促使我們重新審視先進封裝裝置賽道的競賽浪潮、競爭態勢與未來走向。可以說，一場圍繞先進封裝裝置的全新競賽正拉開序幕。先進封裝裝置，成為“香餑餑”事實上，ASML的戰略落子，恰是先進封裝賽道持續升溫的鮮明縮影。近年來，隨著AI晶片、高性能計算對晶片整合度、功耗效率的要求陡增，先進封裝從“後端輔助工藝”躍升為性能突破關鍵環節，市場熱度持續攀升。台積電、三星、英特爾等頭部晶圓廠紛紛加碼CoWoS、SoIC、Foveros等先進封裝產能。據IMARC Group資料顯示，2024年全球先進封裝市場規模為457.3億美元，預計到2033年將達到1133.3億美元，復合年增長率達9.5%，增速和市場佔比均遠超傳統封裝賽道。先進封裝市場的火熱也點燃了先進封測裝置的發展浪潮。Yole Group 在報告中指出，2025 年後端裝置總收入約70 億美元，預計到 2030 年將超過90億美元，年複合增長率接近 6%。隨著晶片製造複雜性超越前道尺寸縮放，包括固晶機 (Die Bonder)、倒裝晶片貼片機 (Flip Chip Bonder)、熱壓鍵合（TCB）、混合鍵合、引線鍵合、晶圓減薄、切割、計量與檢測裝置等在內的後道裝置成為推動半導體創新的戰略重點。鍵合裝置： 隨著先進封裝的快速發展，熱壓鍵合與混合鍵合成為增長最快的裝置領域，反映封裝正向芯粒（Chiplet）與HBM架構轉型。Yole Group指出，熱壓鍵合（TCB）市場將在2030年達到9.36億美元，將實現11.6%的年複合增長率，主要由記憶體與AI平台的整合需求推動。TCB裝置市場規模走勢圖混合鍵合裝置市場將以21.1%的年複合增長率高速增長至3.97億美元，其高密度、細間距互連對於先進3D整合至關重要。混合鍵合裝置市場規模走勢圖此外，傳統的晶片貼片機仍然不可或缺，並不斷發展。倒裝晶片（Flip Chip）貼片機與包括固晶機（Die Bonder）仍然是高產量、多市場採用的核心裝置；而引線鍵合則繼續服務於成本敏感市場，在汽車、工業與傳統消費類應用中實現穩定增長。能看到，雖然引線鍵合等傳統解決方案仍然具有市場潛力，但TCB、混合鍵合等先進技術才是推動最重大變革的關鍵。這一演變反映了行業正向高性能計算 (HPC)、人工智慧 (AI)、汽車和5G應用的廣泛轉型，這些應用對性能、密度和可靠性至關重要。晶圓減薄和切割：隨著裝置外形尺寸的縮小和晶圓級封裝的激增，減薄和切割技術的需求強勁。得益於超薄研磨（<50 µm）、化學機械研磨（CMP）和電漿輔助干法減薄技術，預計2030年晶圓減薄市場規模將增長至8.9億美元以上。DISCO和ACCRETECH等供應商正在均勻性和無損加工方面不斷創新。在切割和減薄領域，刀片、雷射和電漿切割技術使製造商能夠實現精細的切口寬度和低應力切割，這對於易碎器件至關重要，市場預計2030年市場規模將達到約20億美元，並且該領域也在不斷發展。DISCO憑藉先進的雙主軸刀片系統和飛秒雷射創新技術，在切割領域處於領先地位；在晶圓減薄方面，電漿輔助技術和超薄研磨技術可提高電氣和熱性能，滿足行業對更小、更高效晶片的需求。計量與檢測：計量與檢測裝置確保良率、可靠性以及符合嚴格的質量標準，自動光學檢測、人工智慧驅動的缺陷檢測和預測分析正在提升質量保證。隨著先進封裝不斷突破精度和可靠性的極限，這些功能至關重要，尤其是在汽車和高性能計算領域。預計到2030年，計量與檢測裝置市場規模將增長至約8.5億美元，這得益於缺陷分類、高解析度光學和人工智慧驅動分析技術的進步。KLA和Nova等多家供應商正引領該領域的創新。綜合來看，未來幾年TCB和混合鍵合將成為關鍵的增長領域，而晶圓級工藝和檢測技術將確保良率和可靠性。雷射和電漿切割技術日益受到青睞，提高了半導體器件的精度並降低了機械應力，晶圓減薄技術不斷發展，超薄研磨和化學機械拋光技術增強了晶圓的均勻性。隨著後端裝置成為半導體製造的核心，其在提供下一代電子系統所需的性能和整合度方面將發揮關鍵作用。裝置巨頭，各擅勝場在後道裝置市場，DISCO、BESI、 K&S、ASMPT、Hanmi等廠商繼續引領技術發展，是推動創新與擴產的關鍵力量。其中，日本裝置公司DISCO憑藉其在晶圓減薄、切割和研磨技術方面的優勢，站穩後道裝置龍頭的位置；得益於其對晶片貼裝裝置的高度關注以及在提供混合鍵合工具方面的領先地位，總部位於荷蘭的 Besi 公司以位居第二。美資企業庫力索法（K&S）則憑藉引線鍵合和晶片鍵合裝置的優勢位列第三；排名第四的ASMPT是一家在中國香港成立、成長，並在香港上市的中國公司，提供涵蓋後道裝置技術的解決方案，尤其注重大批次生產的自動化和整合。此外，該公司還涉足TCB和混合鍵合等關鍵先進封裝技術；通過提供HBM TCB鍵合裝置的Hanmi暫居第五。DISCO：從其具體業務來看，DISCO長期以來致力於提供最前沿的精密加工裝置，廣泛應用於晶圓切割、研磨、拋光和鍵合等環節。通過不斷的技術創新，DISCO在全球半導體製造領域保持了領導地位，並為推動HBM、先進封裝的進步提供了強有力的技術支援。以HBM為例，在HBM技術中，TSV（矽通孔）工藝是核心，通過三維堆疊晶片來提升連接效率。DISCO為TSV提供了全面的技術支援，包括晶圓切割、研磨和拋光等關鍵工藝，憑藉其先進的DBG（切割+研磨）技術和SDBG技術，能夠成功解決在裸片製造過程中高精度和高效能的要求，確保晶片在堆疊過程中能夠保持高精度和高效性，實現HBM等晶片的批次生產。在混合鍵合技術領域，DISCO的W2W（晶圓對晶圓）和D2W（裸片對裸片）鍵合技術，通過無凸塊互連實現更高密度的整合和更低的能耗。這些技術特別適用於HBM和其他高性能封裝的生產，能夠大幅提升晶片的整體性能。DISCO還通過在極薄化處理、精密清潔和切割領域的技術突破，確保混合鍵合在先進封裝工藝中順利實施。能看到，DISCO的全流程支援涵蓋了從前端晶圓處理到後端封裝的多個環節，確保客戶能夠在高精度和高效能的生產中保持競爭優勢。BESI：總部位於荷蘭的裝置公司Besi憑藉在混合鍵合裝置領域的深厚積澱，成為行業的領軍者。Besi主營業務是貼片機和固晶機，佔據市場主導份額，但該裝置主要是用在傳統封裝領域，因此Besi在過去幾年的業績並不算太好。而如今隨著AI景氣度的提升，Besi迎來新的發展契機。今年4月，Besi公司收到兩家領先儲存晶片廠商針對HBM4應用的混合鍵合訂單，以及一家亞洲領先晶圓代工廠關於邏輯晶片的追加訂單。當季訂單量達1.319億歐元，彰顯出強勁的市場需求。KBC證券分析師表示，Besi的新訂單非常積極，即使短期內可能有波動，也凸顯其長期增長潛力。Besi在財報中指出，儘管主流和中國封裝裝置市場面臨阻力，但受益於先進封裝產品組合的強勁增長，尤其在混合鍵合、光子學和其他AI應用領域。自2021年以來，混合鍵合訂單總額超100個系統，凸顯該技術對3D AI相關組裝應用的重要性。實際上，混合鍵合已成為全球半導體裝置廠重點佈局方向，包括應用材料、ASMPT、Shibaura、TEL、SUSS等紛紛入局，國內大陸公司也包括拓荊科技、華卓精科等。值得關注的是，應用材料公司在今年4月收購Besi 9%股份，成為其最大股東，積極佈局混合鍵合。雙方自2020年合作開發“全整合混合鍵合裝置”，結合應用材料的前端晶圓處理技術與Besi的後端高精度封裝能力，共建“卓越中心”加速技術商用。此次股權合作被視為雙方技術協同的深化：技術互補：應用材料貢獻其在晶圓加工、薄膜沉積及材料工程領域的核心能力，而Besi則提供高精度晶片貼裝與組裝裝置技術。量產突破：雙方聯合開發的混合鍵合系統已進入技術驗證階段，目標在未來2-3年內實現大批次生產，滿足資料中心、人工智慧及自動駕駛等高算力應用場景的需求。隨著先進製程逼近物理極限，晶片製造商正轉向異構整合與3D封裝技術以提升性能。混合鍵合憑藉其高密度互連與低功耗優勢，被視為替代傳統微凸點技術的關鍵方案。這將直接推動Besi在邏輯與記憶體應用領域的先進封裝解決方案需求增長。TCB裝置，多強爭霸上文提到，熱壓鍵合（TCB）裝置因直接決定封裝良率與成本，成為行業競爭焦點，催生了多強爭霸的市場格局。韓美半導體憑藉先發優勢穩居行業龍頭，自2017年與SK海力士深度合作以來，伴隨其成為輝達獨家HBM供應商而鞏固地位。2024年公司銷售額同比增長252%，營業利潤激增639%，並成功突破美光供應鏈，獲其50台裝置追加訂單，供應美光的TC-NCF工藝裝置單價較SK海力士採購價高出30%-40%。作為首個推出HBM4專用裝置“TC Bonder 4”的廠商，其裝置可支援16層以上堆疊，2025年下半年已啟動量產供應，摩根大通預測其主導地位至少維持三年。韓華SemiTech則以“攪局者”姿態崛起，背靠韓華集團資本支撐，2024年向SK海力士交付12台TCB裝置，總金額達4200億韓元。其裝置以自動化系統與維護便利性見長，可支援8-16層堆疊，精準匹配SK海力士需求。2025年成立先進封裝裝置開發中心，將佈局從TCB延伸至混合鍵合領域，借SK海力士與韓美半導體的合作裂痕加速擴張。ASMPT憑藉技術硬實力切入頭部供應鏈，其TCB裝置已進入SK海力士HBM3E試產線，支撐16層堆疊產品量產，2025年訂單可見度達12個月。在滿足±1.5μm對準精度與120UPH效率要求的同時，成本顯著低於混合鍵合技術，形成差異化優勢。公司同步推進混合鍵合裝置商業化，並分拆“奧芯明”品牌實現本土化生產，成本競爭力提升30%，臨港研發中心投產進一步縮短交付周期。庫力索法（K&S）則聚焦高層堆疊需求，第三代APTURA裝置支援無助焊劑鍵合與銅對銅互連，適配16層以上堆疊及45微米以下鍵合間距，已獲兩家客戶量產驗證。其與UCLA合作探索混合鍵合替代方案，2025年推出的垂直線焊等新技術，進一步夯實先進封裝領域地位，有望受益於美國本土HBM產業化需求。日本新川（Shinkawa） 作為TCB裝置先驅，曾是三星核心供應商，但受技術迭代滯後影響，單電機雙焊頭設計難以滿足8層以上堆疊需求，市場份額被韓企與新加坡廠商蠶食。目前三星已全面停用其裝置，合作實質終止，在本土裝置投資放緩背景下逐步邊緣化。SEMES（三星旗下） 則借“自家供應”模式實現崛起，通過自研裝置替代新川產品，已支撐三星HBM2E及4層產品量產。伴隨三星HBM3E出貨拉升與HBM4研發推進，其裝置需求持續增長，受益於2025年韓國半導體裝置市場48%的同比增幅，成為三星供應鏈自主化戰略的核心支撐。需要關注的是，無助焊劑TCB作為一項引人注目的創新技術，能夠減少污染並提高可靠性。Hanmi、ASMPT、K&S、BESI等供應商正在積極拓展這一領域。整體來看，從DISCO憑藉晶圓減薄、切割技術創下出貨新高，到BESI以混合鍵合裝置卡位HBM4機遇，再到韓美半導體、ASMPT等在TCB裝置領域的激烈角逐，後道裝置廠商成為這場技術浪潮的核心受益者。與此同時，頭部儲存廠商供應鏈的多元化（如SK海力士擴圍供應商）與自研內化（如三星倚重SEMES），進一步啟動了裝置市場的創新活力與競爭。ASML揮師“後道”，破局先進封裝市場上文提到，ASML在最新財報中拋出的TWINSCAN XT:260光刻機，作為其首款面向先進封裝的量產裝置，不僅填補了高端封裝光刻領域的技術空白，更重構了行業對封裝環節精度與效率的認知。XT:260的核心競爭力源於對先進封裝場景的深度定製，在光源選擇、精度控制與生產效率上實現三重突破。據瞭解，該裝置採用365nm i線光源，通過最佳化工藝係數（k值0.65）與數值孔徑（0.65 NA），能夠實現400nm解析度的精準圖案化，恰好匹配先進封裝中RDL（重分佈層）、TSV（矽通孔）等關鍵工序的製程需求。相較於傳統封裝光刻裝置，其通過四重相場拼接技術將單次曝光面積擴展至26mm×33mm，配合雙工作台平行處理設計，配合 340mJ 劑量下的高線寬壓縮雷射光源，使生產效率達到每小時270片晶圓，較前代機型提升4倍，接近KrF機型的生產力水平。在精度與可靠性方面的升級也是關鍵。據悉，XT:260的套刻精度控制在±1.2nm（3σ），較ASML前代封裝機型提升52%，這得益於蔡司定製投影透鏡與AERIAL II照明系統的協同最佳化。眾所周知，光刻技術早已不是前道晶圓製造的專屬工具，在先進封裝的中道與後道環節中，從TSV到中介層，從RDL到Fan-out工藝，均離不開高精度光刻裝置的支撐。這些工藝共同構成了3D整合的“立體互聯骨架”，而ASML XT:260的推出恰好解決了傳統封裝光刻裝置效率低、精度不足的痛點，成為銜接各環節的關鍵裝置。在CoWoS-R封裝、面板級封裝（FOPLP）以及TSV製造等領域，XT:260將為高層級整合提供核心支撐，為 ASML 客戶在 3D 整合領域的需求提供支援。結合上述裝置廠商的佈局來看，ASML的入局並非對現有封裝裝置市場的顛覆，而是精準填補了高端封裝光刻的供給缺口，與其他環節裝置廠商形成生態互補。從先進封裝裝置價值量分佈看，CMP（化學機械研磨）、Bumping（凸點）電鍍的價值量佔比均達7.5%，光刻裝置佔比約6.3%，各環節存在清晰的技術邊界。當前市場中，韓美半導體、ASMPT聚焦TCB鍵合裝置，新川主攻檢測裝置，應用材料則擅長薄膜沉積裝置，這些廠商均專注於封裝的鍵合、檢測、沉積等細分環節。而XT:260專注於圖案化核心工序，其客戶訂單主要來自台積電、日月光等頭部封裝廠，與鍵合、檢測等裝置廠商形成工序協作關係。ASML這一差異化佈局，進一步完善了先進封裝裝置的產業生態。本土裝置廠商的危與機不難看到，先進封裝裝置市場早已形成跨國巨頭割據的格局。DISCO、BESI、K&S、ASMPT等企業憑藉數十年技術積澱壟斷市場，如今ASML攜XT:260光刻機入局，進一步加劇了高端市場的競爭烈度，本土裝置廠商正身處內外承壓的複雜環境。有業內專家向筆者表示，本土廠商的生存危機首先源於市場話語權的缺失。當前國內供應商僅能滿足不到14%的本土後道裝置需求，核心裝置依賴進口的現狀尤為突出。在商業選擇上，國內封測廠更傾向於成熟可靠的海外裝置，給國產裝置的驗證與迭代帶來障礙。同時，地緣政治的不確定性更添隱憂，海外併購之路因外部環境受阻，自主研發則面臨專利壁壘與技術代差，生態體系成熟或需等到2030年之後。但危機背後，本土廠商也正在迎來多重發展機遇。一方面，政策與資本的雙重賦能形成了強大支撐，大基金向裝置環節傾斜，疊加先進工藝產線補貼政策，為研發投入提供了底氣；另一方面，市場需求的爆發更成為突圍的核心動力，國內頭部封裝廠加速2.5D/3D佈局，AI晶片與HBM帶來的先進封裝需求井噴，催生了裝置採購熱潮。尤為關鍵的是，國產替代已從單點突破邁向系統崛起，北方華創、中微公司、上海微電子、盛美、青禾晶元等頭部企業在刻蝕、薄膜沉積、光刻、電鍍、清洗、鍵合等領域形成產品矩陣，核心部件國產化率顯著提升，2025年國內後道封測裝置國產化率有望突破20%。其中值得關注的是，中國最大的光刻企業上海微電子有限公司（SMEE）分拆出子公司AMIES。SMEE專注於開發前端裝置，而AMIES則致力於快速實現商業化。其旗艦產品是先進封裝光刻裝置，該裝置在全球市場佔有35%的份額，在中國市場佔有90%的份額。AMIES獲得國家全力支援，包括地方政府基金的投資。此外，國產裝置廠商青禾晶元在先進封裝領域也建構了完整的產品矩陣，其自主研發的系列鍵合裝置展現出顯著的技術優勢，產品線涵蓋超高真空常溫鍵合、親水/混合鍵合、熱壓/陽極鍵合、臨時鍵合/解鍵合以及高精度TCB鍵合等全系列裝置，達到國際先進水平，配合超原子束拋光和膜厚修整裝置，為先進封裝提供全方位的工藝解決方案。長遠來看，本土廠商的破局需把握三重關鍵：依託內需市場完成技術驗證與產能爬坡，充分發揮本土需求與政策協同優勢；深化產業鏈協同，從裝置到核心部件形成自主可控的產業叢集；在ASML與傳統巨頭的技術夾縫中尋找差異化路徑，聚焦特定封裝工藝實現單點突破。先進封裝裝置的競爭本質是創新、產能與技術主權的較量。儘管當前本土廠商仍面臨市場份額不足、技術積累薄弱的挑戰，但在需求驅動、政策扶持與自主創新的合力下，其正從產業追隨者向重要參與者轉型。這場突圍戰不僅關乎企業生存，更決定著中國半導體產業鏈的安全底色，而危局中的每一步突破，都在為產業自主可控築牢根基。結語AI算力爆發與3D整合技術演進，正將先進封裝裝置推向半導體產業的核心舞台，成為技術創新的主戰場。ASML攜XT:260入局，不僅以高端化光刻解決方案啟動行業技術升級，更讓DISCO、BESI、ASMPT等傳統巨頭與本土廠商的競爭格局愈發明朗。這場競爭浪潮中，中國本土廠商正身處危與機的十字路口。危機在於，當前本土供應商僅能滿足少量的國內需求，高端裝置仍被海外企業壟斷。但機遇同樣鮮明：隨著政策、資金與生態重點傾斜裝置環節，國產AI晶片與封測廠的擴產需求形成強大內需支撐，部分企業已在刻蝕、沉積、電鍍等領域實現突破。先進封裝的賽道上，行業景氣度與競爭烈度同步攀升。這場由巨頭引發的行業震動，正揭開先進封裝裝置浪潮、競爭格局與技術進展的深層探討序幕。 (半導體行業觀察)

隨著 AI 浪潮推動全球半導體業，晶圓代工正邁入 Foundry 2.0 新時代，由晶圓代工廠、IDM 及封測業者共同構成的高整合供應鏈正逐漸成形。研調機構 Counterpoint 指出，AI 運算與旗艦智慧型手機需求的強勁成長，正在推動先進製程與封裝同步升級，也帶動產業邁向更高獲利的結構。根據 Counterpoint Research 最新報告，3 奈米與 4/5 奈米製程在第三季持續供不應求，主要受 AI 加速器與高階手機帶動；先進封裝需求也保持強勁，CoWoS 與 SoIC 技術成為市場焦點。相對地，中階與成熟製程需求略有放緩，利用率回落至 75%至 80%。晶圓代工業者部分，由台積電持續領跑，2025 年第三季營收達 331 億美元，高於原先預期。同時，台積電也積極擴充 CoWoS-L 產能，預計 2026 年底將達每月 10 萬片晶圓，以支援NVIDIA GPU 及 Google、AWS、Meta 等 AI 加速器需求。至於三星和英特爾則持續推進 Foundry 2.0 策略，但拓展客戶基礎方面仍處於發展階段。目前英特爾 18A 製程已匯入 Panther Lake 平台，並將於 2026 年啟動客戶代工服務，並調整為「以客戶承諾為導向」的產能策略，確保擴產與實際需求緊密連結；三星電子先進製程稼動率持續提升，以 2 奈米晶片出貨成長為主要動能，未來表現將取決於 2 奈米技術穩定性及與特斯拉合作成果，藉此鞏固先進製程佈局。封裝大廠日月光第三季營收估達 50 億美元、年增 9%，主要受惠台積電 CoWoS-S 外溢訂單與 AI、高階移動封裝需求，以及 AI 加速器與智能型手機 SoC 採用 2.5D 與 3D 封裝技術，因而持續成長。Counterpoint Research 資深分析師 William Li 表示，2025 年第三季是全球晶圓代工產業邁向 Foundry 2.0 的重要里程碑。隨著 AI 與高效能運算（HPC）需求持續強勁，先進製程與封裝的發展將深度融合，推動資料中心、消費電子與智能系統的新一波半導體創新浪潮。 (芯聞眼)