當電晶體微縮逼近物理極限，另一種延續算力增長的方式正在興起——把晶片從“平房”蓋成“高樓”
一、當“變小”這條路快走到頭了
過去半個世紀，晶片進步的核心邏輯只有一句話：把電晶體越做越小。從微米級到納米級，從 7nm 到 5nm 再到 3nm，同一個面積裡塞進更多電晶體，晶片就更強、更快、更省電。這就是“摩爾定律”的基本節奏。
但到了 3nm、2nm，這條路越來越難走了。我們在之前聊晶圓代工的文章裡講過，光刻機的“畫筆”已經細到了原子級，再往下縮小，量子隧穿效應開始讓電子“穿牆逃跑”，電晶體不再乖乖聽話。物理極限正在關上一扇門。
問題來了：如果晶片不能再無限變小，算力還能繼續增長嗎？
半導體產業的答案是：既然不能往下鑽，那就往上堆。這就是今天要聊的主題——先進封裝。
二、從“平房”到“高樓”：先進封裝在做什麼？
傳統晶片是一顆完整的“平房”——CPU 就是一顆晶片，GPU 是另一顆晶片，記憶體又是單獨的晶片，它們平鋪在電路板上，通過導線互相通訊。
先進封裝做的事情，是把這些獨立的晶片像積木一樣堆疊或緊靠在一起，讓它們變成一個整體。你可以把它想像成：以前幾家人住在不同的平房裡，串個門要走街串巷；現在蓋了一棟高樓，上下電梯就到了。
目前主流的技術路線有兩種：
2.5D 封裝：晶片之間還不是直接“壓”在一起，而是並排放在一個“中間層”——硅中介層上。這個中介層裡有密密麻麻的微細導線，讓晶片間能以極短的距離高速通訊。HBM 高頻寬記憶體和 GPU 之間用的就是這種方案（HBM內部是多層DRAM的3D堆疊，而HBM與GPU之間則是2.5D並排整合）。我們的儲存文章裡提過，HBM 通過 TSV（硅通孔）技術把多層 DRAM 垂直堆疊，再通過 2.5D 封裝和 GPU 並排放在一起，資料傳輸距離從幾釐米縮短到幾毫米。
3D 封裝：更進一步，晶片直接垂直堆疊，一層計算、一層儲存、一層通訊，像千層蛋糕一樣壓在一起。垂直互連距離最短、頻寬最高，但對散熱和製造工藝的要求也最苛刻。台積電的 SoIC（系統整合晶片）就是 3D 封裝的代表，AMD 已經在部分高端處理器中採用了這種方案。
不管 2.5D 還是 3D，核心優勢一句話：越近越快，越快越省電。資料傳輸距離從幾釐米縮短到毫米甚至微米，頻寬成倍提升，功耗則大幅降低。
三、為什麼 AI 時代先進封裝突然成了“勝負手”？
我們在聊儲存和光模組時反覆提到過一個詞——“記憶體牆”。大模型訓練時，GPU 算得飛快，但資料從記憶體搬運到 GPU 的速度跟不上，計算核心大半時間在乾等。光模組解決的是 GPU 之間的互聯頻寬，而先進封裝解決的是 GPU 與 HBM 內部的資料搬運——兩者共同攻擊記憶體牆的“內外兩側”。
先進封裝的解法很直接：把 GPU 和 HBM 記憶體“焊”在一起，讓它們不再是“隔壁鄰居”，而是“同一張床上”。資料搬運的物理距離從幾釐米縮短到幾毫米，頻寬直接翻幾倍。
而且還有一個更深的邏輯：製程越先進，封裝越重要。3nm/2nm 晶片的製造成本高得嚇人，如果把所有功能都整合在一顆晶片上，一旦有瑕疵，整顆報廢。但如果用先進封裝把一個大晶片“拆”成幾個小晶片（業內叫 Chiplet），哪個壞了換哪個，良率和成本都能大幅最佳化。
製程微縮讓電晶體變小，先進封裝讓晶片系統變強。兩者共同定義了下一代 AI 晶片的競爭力。
四、CoWoS：台積電的另一張王牌
聊到台積電，大多數人的第一印像是晶圓代工——幫蘋果、輝達造晶片。但 AI 時代讓台積電的另一項能力浮出了水面：CoWoS。
CoWoS 的全稱是 Chip on Wafer on Substrate。拆開來看就是：把計算晶片（Chip）和 HBM 記憶體先並排放在一個硅中介層（Wafer）上，再把整個中介層封裝在基板（Substrate）上。你可以把它想像成一個“高級托盤”——幾個核心晶片共用同一個盤子，盤子裡有極細的導線把它們連在一起。
這個技術有多重要？看一組資料就知道了。根據 TrendForce 集邦諮詢的統計，2025 年全球 CoWoS 月產能約 7-8 萬片（等效 12 英吋晶圓），2026 年預計擴充至 9 萬片以上，但仍無法滿足需求——輝達一家就想吃掉約六成產能。台積電的 CoWoS 產能，直接決定了全球能出貨多少顆 AI 晶片。
這也是為什麼我之前寫晶圓代工時說過：台積電不只是“造晶片”的，它是“造晶片+把晶片和記憶體焊在一起”的一站式工廠。製造和封裝被它一手包攬，產能分配權自然牢牢握在自己手裡。
當然，台積電不是唯一玩家。三星的 I-Cube、英特爾的 EMIB 都是 2.5D 封裝的競品方案，英特爾還在推進 Foveros（3D 堆疊）和“玻璃基板”等下一代封裝技術。但現階段，台積電在 CoWoS 的產能規模和良率上遙遙領先——這也是為什麼輝達、AMD、博通全部在排隊等同一個工廠的原因。
另外，先進封裝一個不太被討論的問題是封裝用基板。CoWoS 中的“Substrate”本身也需要極高的製造精度和多層布線能力，ABF 載板是其中的關鍵材料，目前供應主要來自日本（揖斐電、新光電氣）和台灣（欣興、南電），這個環節同樣是容易被忽視的潛在瓶頸。
五、國產替代：封測三巨頭與追趕者
好消息是，封裝本身就是中國半導體產業鏈的傳統強項。
全球封測市場的前十名裡，三家來自中國大陸——長電科技、通富微電、華天科技。這三家傳統上做的是相對成熟的封裝業務，但在 AI 算力需求的推動下，正在加速向先進封裝轉型。
長電科技是其中走得最快的。其自主研發的 XDFOI 平台（高密度扇出型封裝）已實現 2.5D 封裝量產，面向高性能計算和 AI 晶片客戶批次出貨，並正持續向 3D 封裝方向延伸。長電科技 2026 年第一季度實現營收 91.7 億元，2025 年全年先進封裝相關收入達 270 億元創歷史新高，先進封裝產能及利用率較上年同期顯著提升，4nm 以下先進製程晶片的封裝項目也在推進中。
通富微電深度繫結 AMD，是目前國內在 2.5D/3D 封裝線上佈局最深入的企業之一；華天科技在扇出型封裝和系統級封裝（SiP）上也有佈局。此外，專注硅中介層中段工藝的盛合晶微也是國內 2.5D 封裝的重要參與者。這幾家公司都在積極擴充先進封裝產能。
但需要客觀說的是：國內先進封裝距離台積電 CoWoS 仍有顯著差距。長電科技的 XDFOI 平台目前主要面向中高端應用場景，良率和產能仍在爬坡中。在 AI 晶片所需的 CoWoS 等級封裝上，國產廠商短期內還難以有效替代台積電。先進封裝和晶圓代工一樣，技術的天花板很高，追趕需要時間。
六、下一代 AI 晶片的競爭，不只比“多小”，更比“多高”
回到文章開頭的問題：當晶片不能無限變小，算力還能繼續增長嗎？
答案已經很清晰了。製程微縮是“向下鑽”，先進封裝是“向上堆”——這是半導體產業在物理極限面前的一次智慧轉向。
晶圓代工（製程微縮）+ 先進封裝（3D 堆疊），已經成為台積電的“兩條腿”，也是整個 AI 晶片產業的兩大支柱。缺了其中任何一條，下一代 AI 晶片都無法落地。
對於我們之前在這個系列裡聊過的每一個主題——光模組、光晶片、晶圓代工、硅片與光刻膠——先進封裝是那個把所有東西“串在一起”的環節。它把計算晶片、儲存晶片、通訊晶片整合成一個完整的系統，讓 AI 算力不再是單兵作戰，而是集團軍協同。
下一代 AI 晶片的競爭，不只看誰能造出更小的電晶體，更看誰能把晶片“堆”得更高、更密、更聰明。
——從平面到立體，這是晶片產業的“二次進化”。 (AI成長小記)