OCP APAC 高峰會（2026 OCP APAC Summit ）於今（11 日）盛大開幕，台積電先進封裝技術暨服務副總經理何軍發表主題演講，談論在AI浪潮下台積電如何解決製程挑戰難題。
何軍幽默表示，短短幾年CoWoS已成為台灣家喻戶曉的名詞，因此他自我介紹時都說是“那個搞CoWoS的人”。三年前，董事長魏哲家指派他接手台積電的後段封裝營運，那時AI還沒來臨，他以為工作會很輕鬆，只要加速技術移轉、升級當時較老舊的封裝廠即可，但想不到後來AI爆發，3D IC、CoWoS等先進封裝需求高漲，他手上已經擁有10座先進封裝廠。他也坦言，“這是一段非常不可思議的旅程”。
AI演進不只帶來機會也帶來挑戰，目前業界透過小晶片（Chiplet）突破光罩尺寸（reticle size ）限制，並透過模擬電路與運算區塊分離，降低遷移至最新矽製程技術的成本門檻。
何軍坦言，全球正在見證一個轉變，從以資料中心為核心的AI訓練，走向將智能嵌入日常裝置，包括智能型手機、PC、AR、VR、機器人以及汽車。
在這當中，必須透過先進演算法進行晶粒配對，以截斷自然產生的元件變異，進而在封裝層級提供更加一致的效能。換言之，整合的Chiplet越多，平均效應就越好。何軍笑稱，每天管理10座先進矽晶圓廠，如同在經營全球最大的線上交友服務，客戶會提供非常複雜的演算法，要求找出每一顆晶粒的靈魂伴侶，而台積電必須透過全球製造網路，把這些晶粒收集起來、準時交付，並進一步提升系統效能。
何軍強調，目前客戶對台積電良率相當滿意，也接近客戶產能需求。
在AI浪潮下，台積電於2026年成功量產5.5倍光罩尺寸CoWoS封裝，且良率穩定維持在98%以上，到2029年預期會推進至14倍光罩尺寸以上。同時，SoIC透過混合鍵合提供超過50倍互連密度及5倍能源效率，並於2025年進入6微米(µm)間距，到2029年進一步推進至4.5微米(µm)間距。
然而，何軍話鋒一轉，表示製程微縮下遇到許多挑戰，如何確保維持良率，以及在異質整合中如何整合不同材料特性的元件，都是挑戰。他表示，隨著封裝尺寸逐漸變大，任何微小的缺陷對良率的影響都會被放大，加上不同熱膨脹係數與機械特性的材料元件放在一起，恐使應力梯度與翹曲問題日趨嚴峻。
此外，記憶體、ABF基板等材料短缺，對晶圓代工廠來說，如何增加供應鏈的多樣性亦是挑戰之一，但這也相應出現材料不匹配等問題。何軍也呼籲，需要各界共同推動整個產業改善供應對供應（supply-to-supply）的匹配，以及製程穩定性。
何軍表示，為了讓故障率控制在可接受範圍內，每一個封裝元件品質都要超越車規等級，這使“系統技術協同最佳化”（STCO）變得更加重要。舉例來說，當CoWoS封裝外形尺寸變大，SoIC也隨之擴大，而台積電與客戶合作開發創新蓋板（lid）設計、選擇TIM（熱介面材料），以控制系統整合所需的封裝翹曲問題，並提供更好的散熱效能。
由於系統限制與元件層級的限制不同，元件層級的驗證已不再足夠。何軍表示，幾年前曾遇過同一顆晶片匯入不同系統後，晶粒邊緣竟會擴大崩裂，這是元件層級時無法發現的問題，因此需要OCP平台蒐集各界意見，提供精確的系統邊界條件回饋，讓晶片層級能持續創新，以更好支援各位的系統需求。
何軍也表示，台積電計畫在技術量產前一年，會確定元件驗證與技術驗證的範圍，並依據客戶假設與輸入資訊，設定系統邊界條件。在量產前六季，將公佈邊界條件並收集各界回饋，並邀請系統整合商、裝置及材料供應商共同參與平行開發，確保進行驗證時能持續回饋，並隨即做出反應。 (半導體芯聞)