9月7日下午，華為發佈Mate XT 2三折疊手機，搭載最新的麒麟9050 Pro晶片，這是華為首款基於“韜定律”設計、採用邏輯折疊技術的高性能晶片。據瞭解，麒麟9050 Pro在單晶片內將邏輯單元分層排布，如同房屋結構從平層升級為複式，內部增設垂直互聯通道，也好似房屋加裝“電梯”，訊號傳輸路徑更短、時延更低、性能更好。這也是繼華為Mate40之後，時隔六年在旗艦發佈會上推出全新麒麟晶片。
麒麟9050 Pro電晶體密度在一代之內從每平方毫米約1.55億個提升到約2.38億個。華為公司董事、半導體業務部副總裁何庭波曾在論文中表示，這一增幅相當於我們此前三年依靠幾何尺寸縮小所取得的成果總和。
具體來看：麒麟9050 Pro採用靈犀CPU，具備九個核心，採用超線程技術，單核的峰值性能相較前代晶片提升24%以上，多核並行性能提升52%以上。對於遊戲等重負載場景，該晶片可呼叫一個超大核和兩個性能核；多負載場景中，該晶片可呼叫4個能效核；對於瀏覽資訊、看短影片等輕負載場景，兩個小核便可承擔。9個核心之外，靈犀CPU還具備微核設計，用以應付息屏顯示等低功耗場景。
該晶片採用華為自研馬良GPU，可以實現5000萬線光線即時追蹤，渲染性能相較前代提升142%以上，基於該GPU做視訊多軌創編，可使4K視訊匯出速度提升40%；達文西架構NPU，能夠支撐多尺寸大模型端側運行，支援300億參數MoE全模態大模型端側運行；華為巴龍基帶支援天地一體融合通訊架構。此外，麒麟9050 Pro晶片採用多通道導熱封裝、超大VC石墨烯跨軸散熱系統，進一步提升晶片散熱能力。
τ（"韜"）縮放定律由華為公司董事、半導體業務部副總裁何庭波於2026年5月首次系統提出，質疑隨之而來。其中最尖銳的一條指向散熱：如果晶片採用3D堆疊技術設計，密度升高、熱量被封在狹小空間內，晶片會不會被“燒壞”？同時，晶片塞進更多電晶體，功耗為何不升反降？
9月4日，何庭波公開發表論文，回應上述質疑。該論文標題為“Huawei’s τ Chip Was Supposed to Melt?（華為的τ晶片本該把自己融化？）”何庭波在論文中解釋道：先進工藝下，動態功耗公式 P=α·C·V²·f 中的電容C已由導線而非電晶體主導，晶片大部分能量消耗在“搬運資料”而非“計算”上——正如上班族的體能多耗在通勤而非案頭。在邏輯折疊的設計思路下，原本耗電的水平走線，被改為從一個裸片到另一個裸片的垂直跳躍。
由此，與平面工藝的前代產品相比，在性能對齊的條件下，麒麟9050Pro在真實負載基準測試中實現的功耗降低分別為：NPU 66%、GPU 58%、CPU性能核41%。
對於散熱，論文回應道：晶片失效不是因為耗散了多少瓦，而是電晶體結溫越限；晶片性能真正的敵人是結溫遠高於周邊的局部熱點，而非平均溫度。折疊技術在源頭上降低了熱密度——性能對齊時總功耗下降，且被分散到多層有源矽而非單一密集平面；剩餘熱量因模組佔位面積縮小而獲得橫向攤開的空間。設計工具還將熱邏輯與冷邏輯跨層交錯排布，防止熱點直接疊加。這與此次Mate XT 2採用的多通道導熱封裝、跨軸散熱系統相互呼應。 (中國電子報)