特斯拉披露了其經過調整的AI加速器路線圖，從中可以一窺該公司未來晶片研發的方向。特斯拉預計，其第六代推理加速器的計算性能將達到現有第四代晶片的80倍；而其D3訓練加速器將不再採用以SRAM為核心的架構，轉而採用整合堆疊式HBM的多芯粒（chiplet）設計。
此外，特斯拉已開始用“超級智能”（Super Intelligence，簡稱SI）一詞來取代“人工智慧”（AI）來指代其AI加速器，並相應地以“SI”作為其加速器的命名標識。馬斯克近期也證實，出於同樣的原因，SpaceXAI將更名為SpaceXSI。
Dojo D3：不再採用晶圓級整合？
在特斯拉的人工智慧（AI）硬體路線圖中，最引人注目的進展或許莫過於其自研訓練加速器“Dojo”的“回歸”。此前，埃隆·馬斯克（Elon Musk）曾於2025年8月取消了整個晶圓級Dojo項目；隨後在2026年8月，他又表示SpaceX和xAI在地面及太空資料中心將完全採用輝達（Nvidia）的硬體。不過，第三代Dojo（Dojo D3）將與前兩代（Dojo D1和Dojo D2）有顯著不同。
特斯拉將下一代Dojo 3（D3）訓練加速器描述為一種基於“芯粒”（chiplet）的設計，結合了2.5D和3D封裝技術以及堆疊式高頻寬記憶體（HBM）。這與最初的Dojo D1“晶圓級系統”（system-on-wafer）架構有著本質區別——D1架構依賴分佈式片上SRAM，並通過晶圓級封裝技術將25個D1處理器互聯，總計配備11 GB的SRAM。引入HBM表明，特斯拉旨在大幅提升記憶體容量；由於現代AI模型在記憶體參數、啟動值及中間資料時需要消耗海量記憶體，從容量角度來看，SRAM已不再具備優勢。採用HBM雖然簡化了記憶體擴展，但也帶來了在延遲、頻寬、封裝和功耗等方面的不同權衡考量。不過，目前尚不清楚特斯拉是否已徹底放棄了晶圓級整合技術。
一方面，可以利用晶圓級封裝技術，將定製的 HBM（高頻寬記憶體）模組堆疊在邏輯晶片（logic dies）之上。另一方面，晶圓級整合成本高昂，僅在特定應用場景（例如以 SRAM 為核心的架構）下才具有實際意義。在通過晶圓級互連技術連接的邏輯晶片上堆疊 HBM，會帶來諸多問題：設計複雜性增加、散熱挑戰加劇、製造難度提升（可能導致良率下降）、長期可靠性隱憂，以及最終成本的上漲。儘管通過增加冗餘設計和最佳化工藝技術，上述大部分挑戰均可得到緩解，但這必然伴隨著額外的成本支出，使得 D3 採用晶圓級封裝的可能性降低。
特斯拉尚未披露 D3 的計算性能、記憶體容量、製造工藝或開發進度。不過，特斯拉聲稱其 Dojo D3 將針對“空間佔用、訓練能力和擴展性”進行最佳化；這意味著該單元不僅能提供出色的性能，還具備良好的可擴展性——這一點再次表明，它更可能採用傳統的加速器架構，而非晶圓級封裝技術。更耐人尋味的是，D3 還將針對“地外部署”進行最佳化，這很可能意味著至少部分型號的產品會具備抗輻射加固（radiation hardening）能力。
SI6：幾年內性能將達到 HW4 的 80 倍
路線圖中另一個值得關注的細節是特斯拉第六代推理加速器（SI6）的預估計算性能：其計算能力是 HW4 的 80 倍，記憶體容量則是 HW4 的 9 倍。根據 HW4 性能衡量方式的不同（具體解釋見下文），SI6 的算力大約在 17,280 到 46,080 TOPS（每秒兆次運算）之間，即 17.28 到 46.08 POPS（每秒千兆次運算）；不過，目前尚不清楚 SI6 支援那些資料格式。當然，這些僅為估算值，請謹慎參考。為了便於對比，輝達（Nvidia）的 Rubin GPU 在推理任務中可提供 50 NVFP4 PFLOPS 的算力，在訓練任務中為 35 NVFP4 PFLOPS，並支援 17.5 FP8/FP6 PFLOPS 的算力。此外，Rubin GPU 目前已開始向客戶出貨，而 SI6 預計要到 2029 年至 2030 年才會推出。下文將進一步探討關於 SI6 的更多細節。
特斯拉目前在其汽車中使用的第四代推理處理器（最初稱為 HW4，後更名為 AI4，現稱為 SI4）由三星代工（Samsung Foundry）採用 7nm 級工藝技術製造，並採用傳統的倒裝晶片球柵陣列（FCBGA）封裝（註：網傳的特斯拉簡報中存在錯誤，聲稱該晶片採用 5nm 級工藝製造）；此外，它還配備了 16 GB 的 GDDR6 記憶體。特斯拉將該處理器視為其“全自動駕駛”（FSD）技術的當前基準，後續幾代產品的性能都將以此為參照進行衡量。不過，特斯拉並未正式公佈該晶片的具體算力數值、記憶體容量或功耗資料，這使得對比分析變得較為困難。埃隆·馬斯克曾表示，HW4 的性能是 HW3 的 3 到 8 倍；鑑於 HW3 的官方額定算力為 72 TOPS，這意味著 HW4 是一款算力在 216 到 576 TOPS 之間的專用積體電路（ASIC）（註：以上均為估算值）。
正如預期，該幻燈片再次確認，即將推出的第五代推理加速器——代號為 SI5（亦稱 HW5 或 AI5）——將分別由台積電（TSMC）和三星晶圓代工（Samsung Foundry）採用 3nm 和 2nm 級工藝技術進行製造。該晶片將採用多晶片模組（MCM）設計，這與 HW4 所使用的傳統封裝方式有所不同。據埃隆·馬斯克（Elon Musk）透露，Tesla 預計 SI5 的性能將比 HW4 提升 40 倍；這一提升源於計算能力的八倍增長（得益於更精密的工藝技術和更多的執行單元）以及晶片最佳化帶來的五倍增益。根據對 HW4 性能的不同計算方式，SI5 的算力預計在 8,640 到 23,040 TOPS 之間（此為估算值）。此外，該處理器的功耗預計在 250W 到 800W 之間（取決於具體應用場景），因此現階段進行精確的性能估算並不具備太大的實際參考意義。同時，該處理器的記憶體容量將達到前代產品的六倍（即 96 GB）。根據改採用的記憶體類型（GDDR6 或 GDDR7），Tesla SI5 可提供 768 GB/s 至 1.536 TB/s 的記憶體頻寬。
再來看 Tesla 的第六代推理加速器（SI6），其計算性能預計將進一步提升至 HW4 的 80 倍，記憶體容量也將達到當前一代處理器的八倍。這意味著其算力可能達到 17.28 – 46.08 POPS（每秒千兆次運算，具體取決於 HW4 性能的計算方式），並配備 144 GB 記憶體——對於一款 AI 加速器而言，這代表了極高的性能水平和巨大的記憶體容量。
Tesla 已與三星晶圓代工達成協議，將由後者負責生產其第六代推理加速器，合作期持續至 2033 年。最新的幻燈片還披露，該晶片將採用 2nm 級工藝技術進行製造。考慮到該晶片預計於 2029 年至 2030 年問世，結合三星近期更新的代工路線圖，我們所討論的晶片很可能是車規級的 SF2A、性能增強版的 SF2P，甚至是採用背面供電（Backside Power Delivery）技術的 SF2Z。值得注意的是，關於 SI6，特斯拉似乎並未計畫在 2030 年代通過英特爾的 14A 工藝在“Terafab”工廠進行生產。
SI6 將沿用在 AI5/SI5/HW5 中引入的多晶片模組（MCM）架構。這一選擇十分合理，因為它既能充分利用在第五代推理加速器研發過程中積累的經驗，又能將封裝成本控制在相對合理的範圍內。目前，許多汽車製造商正考慮在其下一代系統級封裝（SiP）中採用多芯粒（Chiplet）設計和 HBM 記憶體，但這也會推高成本。至於特斯拉何時會在其推理加速器中引入 HBM，目前尚不得而知，但大機率不會是在 SI6 這一代產品上。(半導體行業觀察)