八年前，格羅方德（GlobalFoundries）宣佈停止7nm FinFET工藝的研發。八年後，這家晶圓代工廠正在嘗試以另一條技術路線，重新進入先進邏輯工藝的競爭。
在接受Tom's Hardware採訪時，格羅方德FD-SOI業務部門副總裁Sudipto Bose詳細介紹了公司的新一代FDX Fusion工藝。這項技術以FD-SOI（全耗盡型絕緣體上矽）為基礎，採用先進平面電晶體，不使用EUV光刻，目標是實現7nm等級的功耗和性能，同時達到8nm等級的邏輯密度。
這不是一款傳統意義上的7nm工藝。按照格羅方德公佈的資料，FDX Fusion的邏輯密度為每平方毫米1400萬個邏輯閘，約相當於5600萬顆電晶體/mm²（按照雙輸入NAND門、每個邏輯閘對應4顆電晶體計算）。
格羅方德之所以將其定位為7nm等級，主要依據並不是電晶體密度，而是晶片最終能夠實現的功耗和性能。
這也反映出格羅方德對FDX Fusion的定位：不與傳統先進FinFET工藝正面比拚電晶體密度，而是通過FD-SOI結構、材料和工藝創新，在不使用EUV的情況下，提供具有競爭力的性能，並儘可能降低晶片設計和製造成本。
格羅方德並不是現在才開始投入FD-SOI技術。
Sudipto Bose表示，公司在這一領域已經持續投資接近八年。目前，格羅方德的22FDX及22FDX+平台已經獲得了相當數量的客戶，超過90家客戶的產品正在進入生產爬坡階段。
這也是格羅方德繼續開發FDX Fusion的重要原因。
FD-SOI與傳統FinFET最大的區別在於電晶體結構。它採用超薄矽層和埋氧層（BOX），通過控制溝道矽層的厚度實現完全耗盡。相比傳統體矽工藝，這種結構具有低功耗和良好的背柵控制能力。
其中，自適應體偏置（Adaptive Body Bias，ABB）是FD-SOI的重要技術優勢。通過調整施加在電晶體體區上的電壓，可以改變電晶體的閾值電壓：正向體偏置能夠降低閾值電壓、提升性能，反向體偏置則可以提高閾值電壓、降低漏電功耗。
這種能力讓晶片能夠根據不同工作負載，在性能和功耗之間進行動態調整。
格羅方德認為，FD-SOI的潛力並沒有因為22nm這一工藝節點而結束。FDX Fusion正是希望在保留原有技術優勢的基礎上，進一步提升數字邏輯密度、射頻性能和記憶體整合能力。
Sudipto Bose甚至舉了一個例子：目前的22FDX在一些應用中，雖然邏輯閘密度並沒有達到16nm工藝的水平，但在CPU頻率和每瓦性能等系統指標上，已經能夠達到16nm等級，部分情況下甚至可以達到12nm等級。
這也是格羅方德理解工藝節點競爭的方式：電晶體密度固然重要，但最終晶片能否滿足系統對性能、功耗和面積的要求，同樣重要。
那麼，FDX Fusion究竟如何在傳統FD-SOI結構上進一步提升性能？
首先是電晶體本身。
Sudipto Bose透露，格羅方德正在與Soitec和CEA-Leti合作，在FAMES項目下開發用於FDX Fusion的應變矽襯底。
由於FD-SOI依賴Soitec供應的特殊絕緣體上矽晶圓，三方正在研究如何在這些襯底中引入應變，改善電荷載流子的遷移率，進而提升電晶體性能。
目前，這一方案已經在實驗室證明了可行性，合作夥伴正在進一步完善製造工藝，為大規模生產做準備。
除了襯底材料，格羅方德還在對PFET和NFET進行多項性能最佳化。
Sudipto Bose透露，FDX Fusion的研發投入大致分為兩個部分：約50%用於電晶體本身，另外50%用於接觸柵極間距（CPP）和金屬層間距的最佳化。
後兩者直接關係到電晶體及互連結構的密度。格羅方德正在通過更先進的圖形化技術、光刻工藝以及柵極氧化層工程，進一步縮小相關尺寸。
在光刻路線方面，FDX Fusion仍然採用DUV，而不是EUV。為了達到目標柵極和金屬間距，關鍵層預計需要使用多重圖形化技術。
格羅方德尚未公佈具體的CPP和金屬間距資料，Sudipto Bose表示，其中涉及一定的技術IP，公司希望先完成首批矽片驗證，再逐步向客戶公佈。
這也說明，FDX Fusion並不是簡單地將現有22FDX工藝縮小，而是需要在電晶體、襯底、光刻和互連等多個環節進行系統性升級。
FDX Fusion最值得關注的地方，是它在邏輯密度與性能之間採取了不同的定義方式。
格羅方德公佈的目標是每平方毫米1400萬個邏輯閘，按照雙輸入NAND門的換算方式，相當於約5600萬顆電晶體/mm²，這一水平接近三星8nm級工藝。
那麼，為什麼格羅方德不直接將其稱為8nm，而是定位為7nm級？
Sudipto Bose解釋，邏輯閘密度主要決定晶片的物理尺寸，但並不能完整反映晶片的實際性能。FDX Fusion除了提升邏輯密度，還保留了FD-SOI的自適應體偏置能力，並對標準單元和金屬互連進行了最佳化。
格羅方德希望最終晶片在TOPS/W等指標上，達到甚至超過傳統7nm工藝的表現。
在功耗和性能方面，公司還給出了相對明確的目標：以現有一代FDX平台為基準，FDX Fusion希望實現30%的性能提升和40%的功耗降低。如果採用標準核心進行比較，至少希望實現20%的改善。
當然，這些都是格羅方德目前的研發目標，最終表現仍取決於具體應用和晶片設計。
從這個角度看，FDX Fusion的7nm級定位，並不是在宣稱自己擁有與傳統7nm FinFET相同的電晶體密度，而是希望通過不同的技術組合，獲得相近的綜合性能。
從應用方向來看，格羅方德並沒有將FDX Fusion定位為通用CPU或大型AI計算晶片的製造平台，而是希望繼續強化自己在連接、射頻和低功耗晶片領域的優勢。
首先是連接晶片，包括Wi-Fi、藍牙、蜂窩通訊以及衛星通訊等應用。這些領域一直是格羅方德FD-SOI的重要市場，而FDX Fusion希望通過進一步改善射頻性能，滿足更高的資料傳輸需求。
Sudipto Bose特別提到了500GHz的fT/fmax指標，即電晶體的截止頻率和最大振盪頻率。這項能力對於高頻射頻電路十分重要，也使FDX Fusion能夠面向更高性能的連接應用。
汽車雷達也是重點市場之一。格羅方德目前在汽車領域擁有較多雷達業務，尤其是81GHz相關應用。隨著FDX Fusion性能提升，公司希望幫助客戶進一步擴展汽車雷達產品組合，同時也將汽車MCU納入目標市場。
邊緣AI則是另一項重要佈局。
Sudipto Bose用Sense、Think、Act和Connect四個環節來描述物理AI：感知、思考、行動和連接。
例如，人形機器人和汽車需要通過視覺系統感知周圍環境，再利用推理晶片理解環境並做出判斷；語音識別晶片則需要接收聲音、識別語義並完成相應推理。
這些應用並不一定需要大型資料中心等級的計算能力，但對功耗、即時響應和本地推理能力有較高要求。FDX Fusion希望為這些邊緣視覺處理、語音識別和推理晶片提供工藝支援。
在資料中心領域，格羅方德的重點同樣不是CPU，而是資料連接和訊號處理。
具體而言，資料中心內部需要通過矽光技術完成電訊號與光訊號之間的轉換。接收端將光訊號轉換為電訊號之後，還需要通過放大電路處理較弱的電訊號，再將其傳輸至計算晶片。
目前，格羅方德使用矽鍺工藝提供這類放大電路，未來FDX Fusion也將成為客戶可以選擇的另一種工藝方案。
Sudipto Bose特別提到了100Gbps至200Gbps每波長的應用，以及TIA（跨阻放大器）和時鐘恢復電路等設計。
這說明，格羅方德希望將FD-SOI的應用範圍從傳統低功耗晶片，進一步延伸至高速資料中心互聯。
如果說性能是FDX Fusion的技術目標，那麼成本則是格羅方德希望建立的另一項競爭優勢。
傳統6nm、7nm級先進工藝需要使用EUV光刻裝置，相關裝置投入和光罩成本都比較高。
FDX Fusion採用DUV光刻和先進平面電晶體，不需要EUV裝置，這讓格羅方德有機會提供成本更有競爭力的工藝平台。
Sudipto Bose表示，FDX Fusion的光罩成本有望明顯低於6nm級工藝，客戶也不必承擔相同水平的流片費用。
這對於邊緣AI、汽車電子等需要大量專用晶片的市場尤其重要。
與大型通用處理器不同，邊緣裝置往往需要針對不同應用設計專用晶片。一個晶片很難覆蓋所有應用，客戶可能需要為不同產品分別開發晶片。
如果每一次流片都需要承擔數百萬美元的光罩成本，那麼開發多個專用晶片的經濟壓力就會比較大。
格羅方德希望通過FDX Fusion降低這一門檻，讓客戶能夠根據不同應用進行多次流片，而不必承擔與傳統先進節點相同的設計成本。
不過，不使用EUV並不意味著FDX Fusion的製造難度較低。
Sudipto Bose坦言，這將是全球最先進的平面電晶體工藝之一，其製造複雜度明顯高於目前的22nm級FD-SOI生產線，也高於格羅方德的12nm FinFET工藝。
公司正在與裝置供應商合作，尋找能夠滿足工藝要求並實現穩定良率的裝置組合。
在裝置投資方面，FDX Fusion仍然需要引入新裝置，但格羅方德希望在前端電晶體製造環節儘可能復用現有裝置。
公司的目標是讓FDX Fusion的運行成本明顯低於傳統7nm或6nm級工藝。至於最終成本優勢有多大，還需要等晶圓廠完成內部工藝驗證後才能進一步確定。
從商業化進度來看，格羅方德已經給出了明確的時間規劃。
公司計畫在2027年年中提供首版FDX Fusion PDK（工藝設計套件），讓客戶和設計生態開始進行晶片設計。
2028年，格羅方德希望啟動初期客戶生產。Sudipto Bose特別強調，這裡指的是初期客戶生產，而不是大規模量產。
至於高良率和有意義的生產規模，公司給出的目標是2030年實現大規模量產。
目前，已經有客戶承諾基於這項技術開發晶片，但格羅方德仍需要先交付符合客戶規格的產品。
採訪中還提到了BMW、Bosch、NXP、Siemens和Tesla等企業。Sudipto Bose表示，這些產業鏈相關企業過去幾年一直在推動格羅方德開發類似技術，並提出了相應需求。現在公司需要證明自己能夠交付符合這些要求的技術平台。
在EDA和IP生態方面，格羅方德已經與主要EDA廠商展開討論，目前處於RFI/RFQ階段，相關溝通已經持續約六至九個月。
在最初兩年，公司將重點與試點客戶合作，開發標準單元、I/O和SRAM等基礎IP。至於PCIe Gen 4/5、LPDDR6和DisplayPort等複雜IP，則會根據首批客戶的具體應用需求逐步完善。
此外，格羅方德還計畫利用內部的MIPS和ARC處理器IP資源推進FDX Fusion生態建設。Sudipto Bose透露，MIPS將與公司合作，開發針對物理AI最佳化的平台，並結合現有處理器IP與FDX Fusion工藝進行適配。
他認為，擁有MIPS這樣的內部客戶，可以讓公司的開發周期加快5倍，因為MIPS能夠更早開發測試晶片，並向工藝團隊提供反饋。
FDX Fusion被格羅方德定義為第一代產品，但公司已經開始考慮下一代技術的可能方向。
Sudipto Bose透露，目前仍有一些技術處於創新實驗室階段，包括嵌入式非易失性記憶體器、EDA布線、Chip Folding以及2.5D整合等。這些技術未來可能成為下一代FDX Fusion的重要組成部分。
不過，下一代產品的具體發佈時間目前還沒有確定。格羅方德預計，到2028年上半年至年中，隨著首批矽片驗證以及客戶反饋逐步展開，公司才會對下一代技術路線有更清晰的判斷。
值得注意的是，FDX Fusion並不是簡單依賴CEA-Leti現有研究成果開發出來的工藝平台。
Sudipto Bose表示，目前FDX Fusion除了襯底工程部分由格羅方德與Soitec、CEA-Leti合作推進外，其餘部分主要來自格羅方德自身的技術積累，包括現有FDX平台、此前7nm項目以及12nm工藝研發過程中積累的技術。
從這次採訪透露的資訊來看，格羅方德並沒有打算重新回到傳統先進FinFET工藝的競爭方式，而是希望通過FD-SOI建立一套不同的競爭邏輯：以先進平面電晶體和特殊襯底實現更高的性能，以DUV工藝繞開EUV裝置投入，再通過較低的設計成本吸引邊緣AI、汽車電子和高速互聯領域的客戶。
這條路線能否成功，最終還要看2028年的首批客戶產品以及2030年的量產表現。但對於FD-SOI而言，FDX Fusion至少提供了一種新的發展方向：它不再只是22nm時代的低功耗特色工藝，也開始向更高性能的專用晶片市場延伸。(半導體行業觀察)