DRAM，走向3D

1966年的秋天，IBM研究中心的Robert H. Dennard發明了動態隨機存取記憶體（DRAM），幾十年後，這份偉大的成就為半導體產業締造了一個影響巨大且市場規模超千億美元的產業帝國。

也是在這數十年間，摩爾定律一直是業界崇尚的黃金法則，也一直是半導體性能和成本的驅動因素。

早期的DRAM可以滿足業界需求，但隨著摩爾定律推進速度放緩，DRAM技術製程也逐漸步入了瓶頸期。

從技術角度來看，隨著電晶體尺寸越來越小，晶片上整合的電晶體就越多，這意味著一片晶片能實現更高的記憶體容量。目前DRAM晶片製程已經突破到了10nm等級。

雖然10nm還不是DRAM的最後極限，但多年來隨著DRAM製程節點不斷縮小，製程完整性、成本、電容器漏電和乾擾、感測裕度等方面的挑戰愈發明顯，要在更小的空間內實現穩定的電荷儲存和讀寫操作變得日益困難。

根據Tech Insights分析，透過增高電容器來減小面積以提高位元密度（即進一步減小單位儲存單元面積）的方法即將變得不可行。

上圖顯示，半導體產業預計能夠在單位儲存單元面積達到約10.4E-4µm2前（也就是約2025年）維持2D DRAM架構。之後，空間不足將成為問題，這將提升對垂直架構，也就是3D DRAM的需求。

另一方面，隨著資料量爆炸性成長，尤其是雲端運算、人工智慧、大數據分析等領域對高速、大容量、低延遲記憶體的需求持續攀升，市場對更高密度、更低功耗、更大頻寬的DRAM產品有強烈需求。

在市場需求與技術創新的驅動下，3D DRAM成為了業界迫切想突破DRAM製程更高極限的新路徑。

3D DRAM，迎來新進展

與傳統的記憶體單元數組與記憶體邏輯電路分佔兩側的2D DRAM儲存相比，3D DRAM是一種將儲存單元（Cell）堆疊至邏輯單元上方的新型儲存方式，從而可以在單位晶圓面積上實現更高的容量。

採用3D DRAM結構可以加寬電晶體之間的間隙，減少漏電流和乾擾。 3D DRAM技術打破了記憶體技術的傳統範式。這是一種新穎的儲存方法，將儲存單元堆疊在邏輯單元之上，從而在單位晶片面積內實現更高的容量。

3D DRAM的優勢不僅在於容量大，其資料存取速度也快。傳統的DRAM在讀取和寫入數據時需要經過複雜的操作流程，而3D DRAM可以直接透過垂直堆疊的儲存單元讀取和寫入數據，大大提高了存取速度。此外，3D DRAM還具有低功耗、高可靠性等特點，使其在各種應用場景中都具有顯著優勢。

十多年來，業界一直致力於這個方向，特別是受到3D NAND商業和功能成功的推動。

迄今為止，許多3D DRAM概念已經提出並申請了專利，一些主要DRAM廠商正在進行晶圓級測試。

能看到，自2019年以來，美國申請的專利數量急劇增加，這或許意味著3D DRAM正在迎來新的進展。

產業主要廠商正逐漸增加對3D DRAM技術的開發投入，並且透過專利保護的方式為未來的市場競爭和技術主導權做準備。這種策略反映出3D DRAM技術的戰略重要性和潛在的巨大商業價值。

產業廠商，競逐3D DRAM

三星電子雄心勃勃，加速3D DRAM商業化

自2019年以來，三星電子一直在進行3D DRAM的研究，並於同年10月宣布了業界首個12層3D-TSV技術。

2021年，三星在其DS部門內建立了下一代製程開發研究團隊，專注於3D DRAM領域研究。

2022年，三星準備透過邏輯堆疊晶片SAINT-D解決DRAM堆疊問題，該設計旨在將8個HBM3晶片整合在一個巨大的中介層晶片上。

2023年5月，三星電子在其半導體研究中心內組成了一個開發團隊，大規模生產4F2結構DRAM。由於DRAM單元尺寸已達到極限，三星想將4F2應用於10nm級製程或更先進製程的DRAM。根據報告，如果三星的4F2 DRAM儲存單元結構研究成功，在不改變過程的情況下，晶片面積可比現有6F2 DRAM儲存單元減少約30%。

同年10月，三星電子宣布計畫在下一代10nm或更低的DRAM中引入新的3D結構，旨在克服3D垂直結構縮小晶片面積的限制並提高性能，將一顆晶片的容量增加100G以上。

今年早些時候，三星電子還在美國矽谷開設了一個新的R&D研究實驗室，專注於下一代3D DRAM晶片的開發。

能看到，三星電子聚焦3D DRAM市場，一直在開發新技術。

在近日舉行的Memcon 2024上，三星電子再次公佈了其關於3D DRAM開發的雄心勃勃計劃，並明確表示將在2030年前實現這項技術的商業化。

三星電子副社長李時宇在會上詳細介紹了4F 2 Square VCT DRAM及3D DRAM的研發進展，顯示出三星在緊湊型高密度記憶體領域的領先地位。

4F 2 Square VCT DRAM是一種基於VCT（垂直通道電晶體）技術的緊湊型DRAM設計。上文提到，4F 2 Square VCT DRAM透過垂直堆疊技術，將DRAM單元尺寸比現有的6F 2 Square DRAM減少約30%，在提高能源效率的同時大幅降低了單元面積。

然而，要實現這項技術並非易事。三星指出，4F 2 Square VCT DRAM的開發需要極高的製造精度和更優質的生產材料，還需要解決新材料的應用問題，如氧化通道材料和鐵電體的研發。

相較於DRAM單元結構上向z方向發展的VCT DRAM，三星電子也聚焦在VS-CAT（Vertical Stacked-Cell Array Transistor，垂直堆疊單元陣列電晶體）DRAM上，該技術類似3D NAND一樣堆疊多層DRAM。

除透過堆疊提升容量外，VS-CAT DRAM 還能降低電流幹擾。三星電子預計將採用儲存單元和外圍邏輯單元分離的雙晶圓結構，因為延續傳統的單晶圓設計會帶來嚴重的面積開銷。

在分別完成儲存單元晶圓和邏輯單元晶圓的生產後，需要進行晶圓對晶圓（W2W）混合鍵合，才能得到VS-CAT DRAM成品。

據悉，目前三星電子已在內部實現了16層堆疊的VS-CAT DRAM。

三星電子也在會議上探討了將BSPDN背面供電技術用於3D DRAM記憶體的可能性，認為該技術有助於未來對單一記憶體bank的精細供電調節。

儘管東京電子預測VCT DRAM的商用化要到2027年才能實現，但三星內部對3D DRAM的商業化充滿信心，計劃在2025年內部發布4F 2 Square工藝，並逐步推進3D DRAM的研發，預計在2030年之前推出市場。

SK海力士：聚焦3D DRAM新世代通道材料

SK海力士也積極研發3D DRAM。

SK海力士表示，3D DRAM可以解決頻寬和延遲的挑戰，並已在2021年開始研究。

根據韓媒Business Korea去年的報導，SK海力士提出了將IGZO作為3D DRAM的新一代通道材料。

IGZO是由銦、鎵、氧化鋅組成的金屬氧化物材料，大致分為非晶質IGZO和晶化IGZO。其中，晶化IGZO是一種物理、化學穩定的材料，在半導體製程中可保持均勻的結構，SK海力士研究的正是這種材料，其最大優勢是其低待機功耗，這種特點適合要求長續航力的DRAM芯電晶體，改善DRAM的刷新特性。

據透露，SK海力士將會在今年揭露3D DRAM電氣特性的相關細節，到時候公司將會明確3D DRAM的發展方向。

美光：專利數遙遙領先

3D DRAM領域的技術競爭正在加劇。

據TechInsights稱，美光在2019年就開始了3D DRAM的研究工作。截止2022年8月，美光已獲得了30多項3D DRAM專利。相較之下，美光專利數量是三星和SK海力士這兩家韓國晶片製造商的兩、三倍。

在2022年9月接受採訪的時候，美光公司確認正在探索3D DARM的方案。

美光錶示，3D DRAM正在被討論為繼續擴展DRAM的下一步。為了實現3D DRAM，整個產業都在積極研究，從製造設備的開發、先進的ALD、選擇性氣相沉積、選擇性蝕刻，再到架構的討論。

美光的3D DRAM方案，網路上並沒有看到太多介紹。不過據Yole強調，美光提交了與三星電子不同的3D DRAM專利申請。美光的方法是在不放置Cell的情況下改變電晶體和電容器的形狀。

除此之外，Applied Materials和Lam Research等全球半導體設備製造商也開始開發與3D DRAM相關的解決方案。

NEO：推出3D X-DRAM技術

除了儲存三巨頭之外，還有產業相關公司也在進行3D DRAM的開發。

例如，美國記憶體技術公司NEO Semiconductor推出了一種名為3D X-DRAM的技術，旨在克服DRAM的容量限制。

3D X-DRAM的單元陣列結構類似3D NAND Flash，採用了FBC（無電容器浮體單元）技術，它可以透過添加層掩模形成垂直結構，從而實現高良率、低成本和顯著的密度提升。

根據NEO介紹，3D X-DRAM 技術可以跨230層實現128Gb的密度，是目前DRAM密度的8倍。 NEO提出了每10年容量增加8倍的目標，計劃在2030~2035年實現1Tb的容量，比目前DRAM的容量增加64倍，能滿足ChatGPT等AI應用對高性能和大容量存儲器半導體的增長需求。

東京工業大學：BBCube 3D DRAM堆疊技術

日本東京工業大學研究團隊提出了一種名為BBCube的3D DRAM堆疊設計技術，可讓處理單元和DRAM之間更好地整合。

該團隊使用創新的堆疊結構，其中處理器管芯位於多層DRAM之上，所有組件通過矽通孔（TSV）互連，BBCube 3D最顯著的方面是實現了處理單元和DRAM之間的三維而非二維連接，有助於實現低寄生電容和低電阻，在各方面改善了該裝置的電氣性能。

據悉，將BBCube 3D DRAM與兩種目前先進的記憶體技術－DDR5和HBM2E進行了比較，實驗結果為BBCube 3D能夠實現頻寬為1.6TB/s，比DDR5高30倍，比HBM2E高4倍，在在位元位存取能耗方面，BBCube分別是HBM2E的1/20，DDR5的1/5。

BBCube 3D設計裡沒有中間層，處理單元、CPU或GPU是直接綁定到快取晶片上，而快取晶片本身綁定到了DRAM堆疊的頂端。據研究團隊稱，長度較短的TSV互連可為CPU和GPU等高溫設備提供更好的散熱方式，因此即便在3D結構中，溫度也相對較低。

此外，他們還實施了一項涉及四相屏蔽輸入/輸出 (IO) 的創新策略，讓BBCube 3D具有更強的抗雜訊能力。也調整了相鄰IO線的時序，讓它們始終彼此異相，也就永遠不會同時更改值，減少了串擾噪聲並使設備運行更加穩定。

IGZO－3D DRAM的合適候選者

除此之外，國內多家研究機構甚至企業都投入3D DRAM的研發當。例如中科院微電子所就曾經撰文表示，針對平面結構IGZO-DRAM的密度問題，微電子所微電子重點實驗室劉明院士團隊在垂直環形溝道結構（CAA）IGZO FET的基礎上，研究了第二層元件堆疊前層間介質層製程的影響，驗證了CAA IGZO FET在2T0C DARM應用的可靠性。

實際上，在無電容式IGZO技術方面，早在2004年，IGZO氧化物被東京工業大學的細野教授發現並發表在《自然》雜誌上。在2020 IEDM上，IMEC展示了無電容器3D DRAM，後續取得一系列進展。

業界認為，HBM的出現開啟了DRAM 3D化發展道路，無電容IGZO-DRAM也成為了實現高密度3D DRAM的合適候選者。但許多技術現仍在探索中，最終能否讓DRAM實現3D堆疊，開始新的技術方向，還暫未可知。

總的來說，3D DRAM技術前景廣闊，各大存儲廠商都非常重視3D DRAM的研發，並將其視為未來內存市場的重要發展方向，以滿足不斷增長的對高容量、高性能、小存儲單元尺寸以及低功耗儲存設備的需求。

3D DRAM挑戰尚存

儘管3D DRAM技術擁有許多優勢且取得了顯著進展，但目前仍面臨一些技術瓶頸和挑戰。

• 散熱與溫度管理：隨著3D DRAM記憶體的層數增加，產生的熱量也隨之增加，過高的溫度可能導致效能下降和壽命縮短。有效地散熱和管理溫度成為一項關鍵挑戰。
• 訊號傳輸與互連：在多層3D DRAM結構中，資料需要在不同層之間進行高速訊號傳輸。訊號傳輸延遲和乾擾可能影響效能。需要更先進的互連技術和高頻率訊號處理來解決此問題。
• 製造複雜性和成本：製造3D DRAM記憶體涉及複雜的製造工藝，包括垂直連接和多層堆疊，這增加了製造成本和技術複雜性。
• 容錯性和穩定性：在多層3D DRAM中，單一儲存單元的故障可能會影響整個堆疊。因此，需要關注容錯性和穩定性問題，以確保資料可靠性。
• 封裝技術：如何有效地封裝3D DRAM記憶體以滿足市場需求是一項挑戰。封裝必須不僅提供實體保護，還要提供電氣連接和散熱支援。

能看到，從2D DRAM轉變為3D DRAM過程將面臨無數技術挑戰，這些挑戰涵蓋製程技術的各個方面，從性能到散熱再到封裝等。

同時，這些複雜且精密的製程步驟需要相應的設備支援和技術創新，為半導體設備供應商提供了技術服務和設備升級的市場空間。

Lam Research最近發布了一份關於DRAM產品如何發展的建議指出，未來可能屬於3D DRAM，將引入堆疊結構，但大概還需要5到8年的時間，才能設計出可製造的3D DRAM設備。

目前的DRAM電路設計本質上需要三個組件：位元線（注入電流的導電結構）；接收位線電流輸出並充當控制電流是否流入電路的閘極的電晶體；一個電容器，流經位線和電晶體的電流最終以位元（0或1）的形式儲存。

Lam Research使用了一些晶片設計「技巧」來實現工作架構。 Lam Research的最終DRAM單元設計允許更多數量的電晶體由同一位線供電，從而提高儲存密度，同時「扁平化」設計，使其更適合3D縮放。

為了最大限度地提高面積密度，Lam Research也應用了一些最先進的電晶體製造技術。其中包括GAA forksheet設計，英特爾似乎正在探索下一代門控技術。 Lam Research提出的重新設計的DRAM架構可以進行堆疊，新的DRAM單元設計層層疊加，其流程與NAND類似。

但目前NAND規模已突破了232層大關，Lam Research估計第一代3D DRAM設計最多只能利用28個堆疊層。

儘管3D DRAM儲存技術面臨一些挑戰，但它仍然具有巨大的潛力。 3D DRAM技術可望成為推動DRAM微縮的關鍵因素。

據業內人士預測，從目前研究進度來看，3D DRAM將在2025年左右開始問世，而實際量產在2030年後成為可能。

寫在最後

在AI、資料中心、自動駕駛、雲端運算等多個應用市場不斷發展的情況下，3D DRAM擁有廣闊的成長空間。

未來幾年，3D DRAM技術將繼續發展和創新，以滿足不斷增長的儲存需求和效能要求。堆疊層數的增加、儲存密度的提高、資料傳輸速度的增加、功耗的降低以及整合更多功能將是其發展的主要方向，這將為各領域帶來更有效率、高效能的儲存解決方案。

目前3D DRAM的市場格局暫不清楚。整體而言，對DRAM晶片來說，3D DRAM將是一個新的起點，也是儲存廠商可以搶佔下一個戰略高地的新機會。(半導體產業觀察)