#3D
•

美光NAND Flash技術教學：從基礎原理、3D NAND架構到Charge Trap、QLC/PLC、CuA與WoW

🔷從F-N隧穿、Vt控制到3D NAND高層堆疊，拆解Flash記憶體底層技術 🔷聚焦可靠性、QLC/PLC、CuA與WoW，展望下一代NAND Scaling路線 在AI大模型、資料中心和高性能計算持續推高記憶體需求的今天，NAND Flash正在迎來一場從器件結構到製造工藝的深層變革。從早期的2D NAND、Floating Gate，到如今的3D NAND、Charge Trap、TLC/QLC以及數百層垂直堆疊，NAND提升記憶體密度的方式已經從“橫向微縮”全面轉向“縱向堆疊”。但層數越堆越高，新的問題也隨之出現 高深寬比刻蝕、Vt漂移、Program/Read Disturb、資料保持、橫向電荷遷移以及寫入性能，都在成為下一階段Scaling的關鍵瓶頸。 今天，小編就結合這份美光技術資料，從NAND最底層的F-N隧穿與Program/Erase原理講起，一路拆解3D NAND結構、Charge Trap、可靠性、高層堆疊、QLC/PLC、CuA、WoW等關鍵技術，並進一步看看一個更值得關注的方向——當Flash不再只是“存資料”，而開始參與AI存內計算，NAND的下一場技術變革究竟會走向那裡。
美光NAND Flash技術教學：從基礎原理、3D NAND架構到Charge Trap、QLC/PLC、CuA與WoW
科技#美光#NAND Flash#3D NAND
•

三星3D DRAM全面突破：16層垂直堆疊，GAA、水平電容、PoC成三大核心

🔷從平面微縮到垂直堆疊，三星重構下一代DRAM Cell架構 🔷16層VS-DRAM實現晶片級讀寫，劍指10nm以下Scaling 最近在梳理下一代DRAM技術路線時，小編髮現，DRAM正在迎來一次從“二維微縮”走向“三維堆疊”的重要轉折。隨著Cell尺寸不斷縮小，傳統DRAM已經開始面臨儲存電容下降、字線電阻上升以及短溝道效應等一系列Scaling瓶頸，單純依靠XY方向繼續縮小，空間已經越來越有限。 三星給出了一條非常值得關注的新路線——Vertically Stacked DRAM（VS-DRAM）。三星不再只是繼續壓縮平面尺寸，而是開始向Z軸要空間，並展示了16層垂直堆疊DRAM：通過水平電容（Horizontal CAP）、GAA單元電晶體、Peri-on-Cell（PoC）鍵合以及TSDV垂直互連，重新建構DRAM的Cell與外圍電路。更關鍵的是，三星已經完成16層VS-DRAM的晶片級讀寫驗證，並將其視為延續10nm以下DRAM Scaling的潛在技術路線。
三星3D DRAM全面突破：16層垂直堆疊，GAA、水平電容、PoC成三大核心
科技#三星#3D DRAM#DRAM
•

DRAM的下一個十年，要“站起來”

2026年9月的第一周，兩則新聞讓整個記憶體晶片行業為之一振。 01 3D DRAM，巨頭角力 AMD近日在內部技術研討會上披露了一項令人振奮的實驗資料：基於混合鍵合（Hybrid Bonding）技術的3D DRAM架構，其能效相比傳統HBM堆疊最高可提升17倍。這意味著在相同功耗下，資料傳輸效率可實現數量級的飛躍。
DRAM的下一個十年，要“站起來”
科技#3D DRAM#半導體技術#摩爾定律
•

HBM之後，HBF來了：3D NAND+TSV+UCIe，512GiB與3.072TB/s重構AI記憶體架構！

🔷不取代HBM，而是擴展HBM：高頻寬Flash將TB級容量進一步推向xPU身邊 🔷模型權重、KV Cache與MoE成為關鍵場景，AI記憶體層級迎來重新劃分 隨著大模型參數規模持續膨脹、Context Length不斷拉長，AI晶片面臨的挑戰已經不只是“算力夠不夠”，Memory Wall正在成為制約GPU/TPU/xPU繼續擴展的重要瓶頸。HBM雖然擁有極高頻寬，但容量擴展壓力越來越突出；傳統NAND容量足夠大，卻又很難滿足AI計算對近端高頻寬資料訪問的需求。正是在這樣的背景下，High Bandwidth Flash（HBF）開始走向台前——它試圖把Flash從傳統記憶體層直接搬到xPU身邊，在HBM與SSD之間建立一個全新的高頻寬、大容量Memory Tier。 這次，小編就帶大家詳細看看這份HBF High-Level Base Die Specification。從3D NAND Stack、Base Die、TSV，到16通道Wide-I/O、UCIe/AXI互連，再到512GiB+容量與最高3.072TB/s目標有效頻寬，HBF正在嘗試用“高平行NAND+先進封裝+Chiplet互連”重新定義Flash的性能邊界。
HBM之後，HBF來了：3D NAND+TSV+UCIe，512GiB與3.072TB/s重構AI記憶體架構！
科技#HBM#HBF#3D NAND
•

大疆投資90後小夥，拿下全球第一

“我們早期對自己沒有很高的要求。”智能派科技聯合創始人陳波對鹽財經說。 2015年創業時，陳波和大學同學洪英盛首先考慮的是，公司怎麼活下來。那時，他們從跨境電商做起，在海外平台尋找有需求的產品，後來選中了3D列印。訂單多起來後，公司才開始做品牌、建工廠、組建研發團隊。 十年後，智能派旗下消費級3D列印品牌“愛樂酷（ELEGOO）”，在全球消費級光固化3D列印中市佔率第一，賣到了全球150多個國家和地區。 不僅如此，國家統計局資料顯示，2026年上半年，國內3D列印裝置產量同比增長48.5%，增速在主要工業產品中排名第一。其中，“3D列印四小龍”智能派、拓竹、創想三維、縱維立方，合力拿下了全球消費級3D列印裝置約90%的市場份額。
大疆投資90後小夥，拿下全球第一
A股#大疆#美團龍珠#深創投
•

TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"

半導體裝置巨頭東京電子（TEL）在 2026 年 9 月 2 日的投資者路演中，披露了一份晶圓鍵合（Wafer Bonder）技術路線圖。未來十年，3D 晶片的發展方向已經很清楚，鍵合的晶圓數量要變多，對準精度要更嚴，晶圓翹曲和畸變是必須解決的兩大難題。 從兩片到四片，鍵合越來越複雜 路線圖包含Logic、NAND 快閃記憶體和 DRAM 三大產品線，時間延續到十年後。最顯眼的變化在邏輯晶片： 2025–2026 年前後，主要仍是單片或兩片晶圓等級的鍵合應用；
TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"
科技#TEL#東京電子#3D IC
•

DRAM的下一個十年，要“站起來”

2026年9月的第一周，兩則新聞讓整個記憶體晶片行業為之一振。 01. 3D DRAM，巨頭角力 AMD近日在內部技術研討會上披露了一項令人振奮的實驗資料：基於混合鍵合（Hybrid Bonding）技術的3D DRAM架構，其能效相比傳統HBM堆疊最高可提升17倍。這意味著在相同功耗下，資料傳輸效率可實現數量級的飛躍。 傳統HBM雖然通過TSV矽通孔將DRAM晶片垂直堆疊，但晶片之間仍依賴微凸塊進行連接。這些微小的焊料球在連接時會產生物理間隙，必須用液態塑料填充物填充，這帶來了寄生電阻、限制連接密度，並阻礙熱量散發等問題。
DRAM的下一個十年，要“站起來”
科技#3D DRAM#記憶體晶片#AMD
•

富士通MONAKA架構揭秘：2nm Core、5nm SRAM、混合鍵合打造3D CPU！

🔷144核Arm v9.3-A + SVE2全面升級 🔷3D Chiplet突破AI資料中心性能與功耗瓶頸 這兩年，AI算力的競爭正在從“單純拼GPU”走向整個資料中心架構的全面升級。隨著Agentic AI、HPC以及大規模推理負載快速增長，CPU不僅沒有被邊緣化，反而承擔起任務調度、RAG、資料庫、程式碼執行以及高精度計算等越來越重要的角色。 富士通公佈的下一代Arm CPU——FUJITSU-MONAKA，正是瞄準這一趨勢而來。它採用2nm Core Die + 5nm SRAM/IO Die的3D Chiplet架構，並引入Hybrid Bonding、144核、SVE2、超低電壓以及DDR5/CXL等關鍵技術。
富士通MONAKA架構揭秘：2nm Core、5nm SRAM、混合鍵合打造3D CPU！
科技#富士通#MONAKA#3D CPU