#DRAM
•

長鑫記憶體下一代DRAM新突破：垂直無結電晶體+MoN金屬柵，Vth提升35%！

🔷DRAM電晶體開始“豎起來”，金屬柵也從TiN走向MoN 🔷Vth提升35%、漏電降低約40%，下一代1T1C技術路線浮出水面 在整理這份DRAM技術資料時，小編最大的感受是 當傳統DRAM不斷逼近微縮極限，電晶體“豎起來”只是第一步，如何進一步解決漏電、閾值電壓與可靠性問題，正在成為下一代DRAM的關鍵。這篇論文中，長鑫儲存（CXMT）將垂直無結柱狀電晶體（VJLPT）與高功函數MoN金屬柵結合，在保持約7.6 μA/cell導通電流的同時，將閾值電壓從0.20 V提升至0.35 V。 今天，小編就藉著這篇論文，帶大家看看下一代1T1C DRAM如何從平面電晶體走向垂直電晶體，以及MoN金屬柵、Wrapped Gate和VJLPT，如何成為DRAM繼續向更高密度、更低漏電方向演進的新技術路線。
長鑫記憶體下一代DRAM新突破：垂直無結電晶體+MoN金屬柵，Vth提升35%！
科技#DRAM#長鑫儲存#MoN
•

長鑫正在從“國產替代”，走向全球DRAM第四極

最近長鑫有三個動作，我覺得應該放在一起看。 9月7日，LPDDR6在旗艦手機實現量產商用；9月20日，第五代DRAM技術平台G5宣佈量產；再往前，媒體披露長鑫已經開始小批次生產HBM3E，平頭哥、寒武紀等國內AI晶片廠商正在測試。 這三件事指向的是同一個變化： 長鑫正在從“有沒有國產DRAM”，進入“能不能做高端DRAM”的階段。
A股#長鑫存儲#DRAM
•

IBS最新預測：3500兆Token/日、DRAM破兆，半導體“超級短缺”全面爆發

2026年的全球半導體產業，正在經歷一場前所未有的“加速度”。 國際商業戰略公司（IBS）最新發佈的幾張核心資料圖表，勾勒出一幅令人震撼的產業圖景：半導體市場規模提前四年撞線兆美元，AI Token消耗量指數級飆升，DRAM單品市場規模逼近過去整個行業的預測值，晶圓代工市場衝向兆美元，而供應端卻全面告急。 1.6兆美元提前撞線，半導體進入“AI超級周期” 這張圖展示了全球半導體市場按產品分類的增長軌跡。2020年，全球半導體市場規模為4467億美元。此後逐年攀升，2023年經歷短暫回呼至5299億美元，但隨即強勢反彈。IBS預測，2026年全球半導體市場將達到約1.586兆美元，2030年達2.585兆美元，2035年達4.678兆美元。
IBS最新預測：3500兆Token/日、DRAM破兆，半導體“超級短缺”全面爆發
科技#IBS#半導體短缺#AI超級週期
•

剛剛，長鑫宣佈，實現微縮工藝新突破

2026年9月20日，長鑫記憶體在世界製造業大會上正式宣佈第五代DRAM技術平台（以下簡稱“G5平台”）實現量產，同步展出基於該平台打造的大容量LPDDR5X新品。該平台工藝水平比肩行業頂尖量產工藝節點，是長鑫記憶體在高端記憶體技術路線上的里程碑式突破，將為全球記憶體產業提供更具創新性、更具供應鏈韌性的解決方案選擇。 核心工藝實現突破性創新 G5平台在關鍵工藝維度實現了多項行業領先的技術突破。依託創新的四重曝光技術把記憶體陣列的有源區半間距微縮至11.95奈米，接近全球最頂尖的記憶體量產平台製程。通過變革工藝流程、採用新材料，記憶體電容深寬比達45:1。開發適配DRAM工藝的高介電常數金屬柵（HKMG）工藝，成功將G5平台核心功能區高度縮小到6762奈米。 研發過程中，長鑫記憶體在現有工藝模組的基礎上，創造了獨特的數字孿生系統，貫穿包括設計、開發、製造、維護等全生命周期的產品研發過程，在這一虛擬研發線中，搭建先進DRAM工藝模型，加速研發處理程序。同時，在介面工程、鞍形鰭式結構、低k間隔層位線等核心工藝上實現突破。
A股#長鑫科技#微縮工藝#DRAM
•

DRAM的下一個十年，要“站起來”

2026年9月的第一周，兩則新聞讓整個記憶體晶片行業為之一振。 01 3D DRAM，巨頭角力 AMD近日在內部技術研討會上披露了一項令人振奮的實驗資料：基於混合鍵合（Hybrid Bonding）技術的3D DRAM架構，其能效相比傳統HBM堆疊最高可提升17倍。這意味著在相同功耗下，資料傳輸效率可實現數量級的飛躍。
DRAM的下一個十年，要“站起來”
科技#3D DRAM#半導體技術#摩爾定律
•

路透報導長鑫記憶體擬在北京建NAND研發線：AI儲存短缺窗口裡，長江儲存已送樣DRAM，雙雄互攻核心市場

2026年9月18日，路透社報導了一條消息。 長鑫記憶體計畫在北京新廠，建一條NAND Flash研發產線。 它還在北京設立研究院，項目包括NAND開發。 三名知情人士對路透社透露了這些資訊。
路透報導長鑫記憶體擬在北京建NAND研發線：AI儲存短缺窗口裡，長江儲存已送樣DRAM，雙雄互攻核心市場
科技#長鑫科技#長江儲存#NAND
•

TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"

半導體裝置巨頭東京電子（TEL）在 2026 年 9 月 2 日的投資者路演中，披露了一份晶圓鍵合（Wafer Bonder）技術路線圖。未來十年，3D 晶片的發展方向已經很清楚，鍵合的晶圓數量要變多，對準精度要更嚴，晶圓翹曲和畸變是必須解決的兩大難題。 從兩片到四片，鍵合越來越複雜 路線圖包含Logic、NAND 快閃記憶體和 DRAM 三大產品線，時間延續到十年後。最顯眼的變化在邏輯晶片： 2025–2026 年前後，主要仍是單片或兩片晶圓等級的鍵合應用；
TEL 展望未來十年的晶圓鍵合：3D 晶片正從"兩片拼"走向"四片疊"
科技#TEL#東京電子#3D IC
•

韓媒：此前中國記憶體晶片落後韓國5年，如今快閃記憶體技術差距縮短至1年，記憶體技術差距縮短至2年，HBM縮短至3年

01 前沿導讀 據快科技指出，韓國半導體產業協會首次量化了中國記憶體晶片與韓國的技術差距：NAND快閃記憶體僅落後1年，DRAM落後2年，HBM落後3年，此前這一差距長期維持在5年左右。 快閃記憶體和記憶體的技術差距已經被縮短至1到2年左右，但是在ai產業的HBM技術上，韓國企業已經實現量產，而長鑫記憶體剛啟動HBM3E試產，技術差距在3年左右。 02 技術追趕
韓媒：此前中國記憶體晶片落後韓國5年，如今快閃記憶體技術差距縮短至1年，記憶體技術差距縮短至2年，HBM縮短至3年
科技#半導體#三星#ASML