HBM（HighBandwidth Memory，高頻寬記憶體）是一款新型的CPU/GPU記憶體晶片，其實就是將很多個DDR晶片堆疊在一起後和GPU封裝在一起，實現大容量，高位寬的DDR組合陣列。此記憶體技術突破了記憶體容量與頻寬瓶頸，被視為新一代DRAM解決方案，也契合了半導體技術小型化、整合化的發展趨勢。

過去10年裡，HBM技術效能不斷升級迭代，已成為高效能運算領域重要的技術基石之一。自2023年初以來，以ChatGPT為代表的AI大模型催生了巨量的算力需求，使HBM成為整個記憶體晶片產業為數不多的比較景氣的細分市場。

在當下的HBM市場有兩大熱詞，一個是「HBM3缺貨」另一個便是「HBM4技術競賽」。

HBM3缺貨的號角吹響很久。近日SK海力士CEO郭魯正透露，該公司今年的HBM產能已經全部售罄，明年訂單也基本售罄。三星電子也透露，HBM產能已售罄。美光科技也在日前的財報電話會議上透露，其HBM產品已全部售罄，且2025年的大部分產能也已被預訂。

儘管HBM產能的緊張狀況日益凸顯，三大原廠也並未因此而減緩新技術開發的步伐，反而將HBM4的技術競賽推向了更高的熱度。

那麼HBM4較HBM3有哪些不同呢？ HBM4又能帶給我們哪些驚喜？ HBM4的推進是否會影響HBM3未來產能開出？在此之前，先來了解HBM4。

HBM4亮點幾何？

據悉，自2015年以來，從HBM1到HBM3e各種更新和改進中，HBM在所有迭代中都保留了相同的1024位(每個堆疊)接口，即具有以相對適中的時脈速度運行的超寬接口。然而，隨著記憶體傳輸速率要求不斷提高，尤其是在DRAM單元的基礎物理原理沒有改變的情況下，這一速度將無法滿足未來AI場景下的資料傳輸要求。為此，下一代HBM4需要對高頻寬記憶體技術進行更實質的改變，也就是從更寬的2048位元記憶體介面開始。

介面寬度從每堆疊1024位元增加到每堆疊2048位，為HBM4帶來突破性變革。採用2048位元記憶體接口，理論上也可以使傳輸速度再次翻倍。例如，輝達的旗艦Hopper H100 GPU，搭配的六支HBM3達到6144-bit位寬。如果記憶體介面翻倍到2048位，輝達理論上可以將晶片數量減半到三個，並獲得相同的效能。

HBM4在堆疊的層數上也有所變化，除了首批的12層垂直堆疊，預計2027年記憶體廠商還會帶來16層垂直堆疊。堆疊技術的進步意味著在同一實體空間內可以容納更多的記憶體單元，從而顯著提高記憶體容量和頻寬。這種高密度堆疊技術對於需要大容量和高速存取的應用來說是一個巨大的優勢，特別是在資料中心和超級電腦中。作為對比，HBM3的堆疊層數主要為8層/12層。此外，HBM也會往更為客製化的方向發展，不僅排列在SoC主晶片旁邊，部分還會轉向堆疊在SoC主晶片之上。

隨著技術的進步，HBM4E 有望帶來更低的功耗。這將有助於減少系統能耗，降低發熱，延長設備的電池壽命。同時，HBM4E 記憶體有望在各種領域得到應用，包括人工智慧、高效能運算、資料中心、圖形處理等領域，為這些領域帶來更高的效能和效率。

各儲存巨頭各展神通

SK海力士：採用MR-MUF等先進封裝技術、攜手台積電

在技​​術層面，SK海力士將繼續採用先進的MR-MUF技術，實現16 層堆疊。

在MR-MUF（批量回流模製底部填充）中，批量回流焊接（MR）是透過融化堆疊晶片之間的凸塊，讓晶片相互連接的技術。模塑底部填充（MUF）是在堆疊的晶片之間填充保護材料從而提高耐久性和散熱效果的技術。使用MR-MUF，則可同時封裝多層DRAM。

同時SK海力士也致力於芯粒（Chiplet）及混合鍵合（Hybrid bonding）等下一代先進封裝技術的開發，以支援半導體記憶體和邏輯晶片之間的異構集成，同時促進新型半導體的發展。

根據SK海力士最新公佈的資訊顯示，HBM4將比第五代HBM3E速度提升40%，而耗電量僅為後者的70%。

SK海力士還計劃在HBM4基礎晶片上採用台積電的先進邏輯工藝，以便可以將附加功能封裝到有限的空間中。這也有助於SK 海力士生產客製化HBM，滿足客戶對性能和功效的廣泛需求。 SK海力士和台積電也同意合作優化SK海力士的HBM和台積電的CoWoS（基板上晶圓晶片）技術的集成，同時合作響應常見客戶與HBM相關的要求。

SK 海力士總裁兼AI 基礎設施負責人Justin Kim表示：“我們希望與台積電建立強有力的合作夥伴關係，以幫助加快我們與客戶的開放合作，並開發業界性能最佳的HBM4。”

上個月，兩家公司簽署了諒解備忘錄。

三星：同步開發混合鍵結和傳統的TC-NCF 工藝

三星電子在HBM4 內存鍵合技術方面採用兩條腿走路的策略，同步開發混合鍵合和傳統的TC-NCF （thermal compression with non-conductive film非導電薄膜熱壓縮）工藝。

混合鍵合技術作為一種新型的記憶體鍵合方式，相較於傳統的鍵合工藝，具有顯著的優勢。它摒棄了在DRAM記憶體層間添加凸塊的繁瑣步驟，直接透過銅對銅的連接方式實現上下兩層的連接。這種創新的方式不僅提高了訊號傳輸速率，更能滿足了AI運算對高頻寬的迫切需求，同時也降低了DRAM層間距，使得HBM模組的整體高度得到縮減。

混合鍵結技術的成熟度和應用成本一直是業界關注的焦點。為了解決這個問題，三星電子在HBM4記憶體鍵結技術方面採取了多元化的策略。除了積極推動混合鍵合技術的研究與應用，三星電子也同步開發傳統的TC-NCF工藝，以實現技術多樣化，降低風險，並提升整體競爭力。

從技術上來看，TC-NCF是一種與MR-MUF略有不同的技術。每次堆疊晶片時，都會在各層之間放置一層不導電的黏合膜。該薄膜是一種聚合物材料，用於使晶片彼此絕緣並保護連接點免受撞擊。這種方法的優點是可以最大限度地減少隨著層數增加和晶片厚度減小而可能發生的翹曲，使其更適合建造更高的堆疊。

據悉，SK海力士在第二代HBM之前也使用NCF，但從第三代（HBM2E）開始改用MUF（特別是MR-MUF）。業界人士認為MUF是SK海力士能夠在HBM市場中脫穎而出的原因。也正因此不少人士對三星的技術路線保持懷疑。

不過，三星副總裁Kim Dae-woo 表示，在最多8 個堆疊時，MR-MUF的生產效率比TC-NCF 更高，但一旦堆疊達到12 個或以上，後者將具有更多優勢。該副總裁也指出，當HBM4 推出時，客製化請求預計會增加。

美光：HBMnext或出奇招

在HBM晶片上，美光科技也加快了追趕兩家韓國儲存巨頭的腳步。不過在技術細節上，美光並未公佈太多資訊。

關於未來的佈局，美光揭露了暫名為HBMnext的下一代HBM內存，業界猜測這有可能便是其HBM 4。美光預計HBMNext將提供36 GB和64 GB容量，這意味著多種配置，例如12-Hi 24 Gb堆疊(36 GB)或16-Hi 32 Gb堆疊(64 GB)。至於效能，美光宣稱每個堆疊的頻寬為1.5 TB/s–2+TB/s，這意味著資料傳輸速率超過11.5 GT/s/pin。

與三星和SK海力士不同，美光似乎並不打算把HBM和邏輯晶片整合到一個晶片中，在下一代HBM產品發展上，美光或許想要透過HBM-GPU的組合晶片形式以獲得更快的內存訪問速度。不過美媒表示，隨著機器學習訓練模型的增大和訓練時間的延長，透過加快記憶體存取速度和提高每個GPU記憶體容量來縮短運行時間的壓力也將隨之增加，而為了獲得鎖定HBM-GPU組合晶片設計（儘管具有更好的速度和容量）而放棄標準化DRAM的競爭供應優勢，可能不是正確的前進方式。

三大原廠的HBM4量產時間

關於量產時間，SK 海力士在5 月舉行的記者招待會上表示，其HBM4 記憶體的量產時間已提前到2025 年。具體來說，SK 海力士計劃在2025 年下半年推出採用12 層DRAM 堆疊的首批HBM4 產品，而16 層堆疊HBM 稍晚於2026 年推出。

根據三星的規劃，HBM 4將在2025年生產樣品，2026年量產。美光預計在2026年推出12和16層堆疊的HBM4，頻寬超過1.5TB/ s；到2027~2028年，也將發布12層和16層堆疊的HBM4E，頻寬可達2TB/s以上。

如果按照目前各家的計畫推進，那麼SK海力士將先人一步。

台積電也在HBM4蓄力

除此之外，台積電也積極開發與優化其封裝技術，以支援HBM4的整合。

在今年4月的北美技術研討會上，台積電推出了新一代晶圓系統平台——CoW-SoW——該平台將實現與晶圓級設計的3D 整合。該技術建立在台積電 2020 年推出的InFO_SoW 晶圓級系統整合技術的基礎上，使其能夠建構晶圓級邏輯處理器。

據了解，台積電的CoW-SoW專注於將晶圓級處理器與HBM4記憶體整合。下一代記憶體堆疊將採用2048 位元接口，這使得將HBM4 直接整合在邏輯晶片頂部成為可能。同時，在晶圓級處理器上堆疊額外的邏輯以優化成本也可能是有意義的。

隨後在5月中旬的2024年歐洲技術研討會上，台積電錶示，將使用其12FFC+（12nm級）和N5（5nm級）製程製程製造HBM4晶片。

台積電設計與技術平台高級總監表示：「我們正在與主要的HBM記憶體合作夥伴（美光、三星、SK海力士）合作，開發HBM4全端整合的先進製程，N5製程可以使HBM4以更低的功耗提供更多的邏輯功能。

N5程序允許將更多的邏輯功能封裝到HBM4中，並實現非常精細的互連間距，這對於邏輯晶片上的直接鍵合至關重要，可以提高AI和HPC處理器的記憶體效能。

相對於N5，台積電的12FFC+製程（源自該公司的16nm FinFET 技術）更經濟，製造的基礎晶片能建構12層和16層的HBM4記憶體堆棧，分別提供48GB和64GB的容量。

台積電也正在優化封裝技術，特別是CoWoS-L和CoWoS-R，以支援HBM4整合。這些先進的封裝技術有助於組裝多達12層的HBM4記憶體堆疊。新的轉接板可確保2000多個互連的高效路由，同時保持訊號完整性。根據台積電介紹，到目前為止，實驗性HBM4內存在14mA時的資料傳輸速率已達到6 GT/s。

台積電也正在與Cadence、Synopsys和Ansys等EDA公司合作，對HBM4通道訊號完整性、IR/EM和熱精度進行認證。

那麼，關於HBM4未來的研發進度，我們是否該擔憂它會侵占HBM3的產能呢？畢竟，HBM3目前的產能狀況已經相當緊張。

HBM4是否會擠壓HBM3的產能？

眾所周知，HBM3市場的主要競爭者也只有SK海力士、三星和美光三大家。

各家HBM3系列產品量產進度

據悉，美光、SK海力士和三星先後在去年7月底、8月中旬、以及10月初向輝達提供了8層垂直堆疊的HBM3E（24GB）樣品。其中美光和SK海力士的HBM3E在今年初已通過輝達的驗證，並獲得了訂單。

今年3月SK海力士宣布，該公司將超高效能用於AI的記憶體新產品HBM3E率先成功量產，從3月末開始向客戶供貨。美光也宣布已開始大量生產其HBM3E解決方案，其首款24GB 8H HBM3E產品將用於NVIDIA H200 GPU，將於2024年第二季開始出貨。

不過近日，根據DigiTimes報導，三星HBM3E尚未通過輝達的測試，​​仍需進一步驗證。據了解，三星至今未能透過輝達驗證主要卡在台積電的核准環節。作為輝達資料中心GPU的製造與封裝廠，台積電也是輝達驗證環節的重要參與者，傳聞採用的是基於SK海力士HBM3E產品設定的檢測標準，而三星的HBM3E產品在製造流程上有些許差異，例如SK海力士採用了MR-RUF技術，三星則是TC-NCF技術，這多少會對一些參數有所影響。

不過，5月24日，三星否認了有關其高頻寬記憶體晶片尚未通過輝達的測試以用於這家美國晶片巨頭的人工智慧處理器的報導。

三星表示，與全球各合作夥伴的HBM 供應測試正在「順利」進展。

三星在上個月發布的2024年第一季財報中表示，8層垂直堆疊的HBM3E已經在4月量產，併計劃在第二季度內量產12層垂直堆疊的HBM3E，比原計劃裡的下半年提早了。根據三星的說法，這是為了更好地應對生成式AI日益增長的需求，所以選擇加快了新款HBM產品的專案進度。

HBM的供應緊張局面，主要是來自於輝達、AMD等晶片巨頭對於HPC和GPU的強勁需求。在此背景下，各大儲存龍頭紛紛掏出重金推進HBM擴產計畫。

擴產動作頻頻

SK海力士在今年4月宣布，計畫擴大包括HBM在內的下一代DRAM的產能，以因應快速成長的AI需求。公司將投資約5.3兆韓元（約279.84億人民幣）興建M15X晶圓廠，作為新的DRAM生產基地。該公司計劃於4月底動工建設，目標於2025年11月完工並儘早量產。隨著設備投資計畫逐步增加，新生產基地建設總投資長期將超過20兆韓元。

值得注意的是，在先前的一次電話會議中，SK海力士表示，將擴大HBE生產設施投資，對透過矽通孔（TSV）相關的設施投資將比2023年增加一倍以上，力圖將產能翻倍。

近日，SK 海力士產量主管Kwon Jae-soon表示，該企業的HBM3E 內存良率已接近80%。此外，Kwon Jae-soon 也提到，SK 海力士目前已將HBM3E 的生產周期減少了50%。更短的生產用時意味著更高的生產效率，可為輝達等下游客戶提供更充足的供應。這位高層再次確認 SK 海力士今年的主要重點是生產8 層堆疊的HBM3E，因為該規格目前是客戶需求的核心。

三星執行副總裁兼DRAM產品與技術部負責人Hwang Sang-joong在加州聖荷西舉行的「Memcon 2024」會議上透露了三星的產能擴增計畫。 Hwang表示，三星預計今年的HBM晶片產量將比去年增長2.9倍，這一數字甚至高於三星早些時候在CES 2024上預測的2.4倍的增長。此外，三星也公佈了其HBM技術藍圖，預測到2026年，其HBM的出貨量將比2023年高出13.8倍，而到了2028年，這一數字將進一步攀升至2023年的23.1倍

為了滿足HBM領域的旺盛需求，美光也小幅上調了本財年的資本支出預算，由原計劃的75~80億美元調整為80億美元。美光預計，未來幾年內，其HBM記憶體位元產能的年均成長率將達到50%。

產能何時開出？ HBM4是否衝突HBM3？

觀察發現，儲存三巨頭的新一代HBM4的推出時間預計最早將落在2025年下半年，而全面步入批量生產的步伐可能需等待至2026年。再細觀各家新產能的籌備情況，SK海力士的新工廠預計將在2025年11月竣工，若竣工後立即投入生產，新產能的啟動亦將緊隨其後，預計在2025年底。

三星預測，到2026年，其HBM的出貨量將較2023年激增13.8倍。而美光科技雖在行動上稍顯穩健，但從前兩家公司的產能擴展態勢來看，屆時HBM的產能緊張問題或許已得到緩解，HBM4的量產時機與新產能的啟動有望相互呼應。

然而，考慮到新產品上市所需的適配周期和良率提升過程，以及部分訂單從HBM3向HBM4的遷移，HBM4的推進在短期內對HBM3的市場影響或許不會過於顯著。(半導體產業縱橫)