打壓升級！美國限制GAA技術，國產晶片廠商一片淡定，麻木或影響不大嗎？

據彭博社消息稱，美國正考慮進一步限制中國獲取用於人工智慧的晶片技術。知情人士透露，討論中的措施將限制中國使用一種名為“全環繞柵極技術”（GAA）的尖端晶片架構的能力。

一、何為GAA，一種立體電晶體架構

我們知道電晶體是最基礎的半導體元器件，主要用於控制電流的大小以及開關。電晶體對電流的控制是通過對柵極施加一個電壓，從而在通道內部產生一個電場，用來調節源極和漏極之間電流的大小。通電後，電流會從Source（源極）流入Drain（漏級），而Gate（柵極）就相當於閘門，主要負責控制兩端源極和漏級的通與斷。

如今電晶體成為電子產品的最重要組成部分，其實也是晶片最基本的機構。一般來說，電晶體柵極的最小寬度（柵長），就是我們常說的幾nm工藝中的數值。比如28nm，就代表管的柵長就是28，每一次製程工藝的迭代，本質上就是不斷降低電晶體柵極寬度的過程。

在過去的很長一段時間裡都是平面型電晶體的天下，但隨著積體電路的出現，對於工藝和能耗越來越高。電晶體結構也由平面轉變為立體。

2011年，英特爾率先推出了首款商用的FinFET（Fin Field-Effect Transistor鰭式場效應電晶體）結構晶片。FinFET最大的特色就是將電晶體的結構從平面變立體，對柵極形狀進行改制，閘門被設計成類似魚鰭的叉狀3D架構，位於電路的兩側控制電流的接通與斷開，大幅度提升了源極和柵極的接觸面積，減少柵極寬度的同時降低漏電率，讓電晶體空間利用率大大增加。

也就是說，GAA是一種電晶體架構技術，而我們知道現在的晶片都是由幾億、幾十億，甚至上百億個電晶體組成。為了將數量龐大的電晶體進行有效的排列組合，以及更好利用晶片的有限空間，就出現了專門的晶片架構及指令集，如ARM架構及指令集。

二、電晶體架構、晶片架構、EDA的區別

如上所述，電晶體架構與晶片架構的區別就在於應對是單個電晶體，或是多個電晶體的區別。那與我們通常說的EDA又有什麼關係呢？

但EDA軟體並不是某單獨一個軟體，而是用於晶片設計中的設計、模擬、驗證等多個工具的合集，也就是說一系列軟體的集合；涉及到晶片設計的每個環節，其最大作用就是減少晶片設計的工作量和開發周期。簡單來說，EDA軟體作用就是按照晶片工程師制定的規則去自動畫圖，大幅度減少了工程師的重複工作。

因此，可以簡單理解為現在頭部的EDA工具商（如美國新思科技）已經將上述兩者都已經整合到工具集裡了。

三、GAA技術限制對國產晶片的影響

以上基本把GAA是什麼，以及與電晶體架構、晶片架構和EDA工具之間的關係初步梳理了一下。最重要的是，此次美國對GAA技術的限制會如何影響國產晶片產業呢？

與之前不同GAA是從晶圓製造端啟動的；簡單的說，是從製造端倒逼著設計端進行升級；但由於現在產業高度融合，實際上也是全球半導體生態的一次升級。目前，三星已於2023年在3nm節點的時候率先轉入了GAA（全環繞柵極）電晶體架構但良率不理想，正在開發二代工藝；而台積電將在2025年量產2nm晶片的時候全面轉向GAA架構。理論上，採用GAA電晶體架構，可以覆蓋到1nm製程工藝。

而目前除了華為海思之外，還沒有哪家晶片設計公司可以做到3nm或2nm工藝水平；因此，從當前應用角度而言，美國限制GAA技術對於國產晶片來說影響微乎其微。

在國產GAA技術上，公開資訊所知的，一個是國產儲存第一大廠長鑫在2023年第69屆IEEE國際電子器件會議上，展示了其在環繞式閘極結構（Gate-All-Around，GAA）技術上突破的論文，可以用在3nm工藝製程晶片上，也可以向下搞定5nm、7nm、10nm和14nm。從這個論文顯示長鑫擁有了這個技術實力。

另外就是中科院微電子所積體電路先導工藝研發中心朱慧瓏課題組提出並實現了世界上首個具有自對準柵極的疊層垂直納米環柵電晶體（Vertical Sandwich Gate-All-Around FETs或VSAFETs）。

以上兩個成果，由於各方面的限制目前都沒有進一步驗證的相關資訊。

這意味著，美國對於國產晶片的限制和打壓又升級了——從半導體裝置和材料、EDA工具、晶片設計技術等全方位限制和打壓。對於國內半導體行業來說，切不可因GAA看似遙遠而掉以輕心，任重而道遠！ (飆叔科技洞察)