記憶體製造技術再創新，大廠新招數呼之慾出

在高效能運算系統，特別是AI伺服器中，記憶體（DRAM）的容量和頻寬指標越來越重要，因為處理器需要處理巨量資料，傳統DRAM已經無法滿足需求。目前，HBM是當紅炸雞。

相對於傳統DRAM，HBM的製造要複雜得多，它需要將多個DRAM晶片堆疊在一起，這就需要用到較為先進的封裝技術了。

隨著技術進步和市場需求的變化，HBM堆疊的密度也在增加，有機構統計，按照當下的勢頭髮展下去，將從2022年的16GB增加到2027年的48GB，DRAM大廠美光更加樂觀，預計2026年將出現64GB的HBMNext（HBM4），堆疊層數能達到16，這樣，使用16個32Gb的DRAM晶片就可以建造64GB的HBM模組，這需要記憶體製造商進一步縮小DRAM晶片的間距，需要用到新的生產技術，特別是更好的封裝技術。

通常情況下，HBM堆疊使用矽通孔（TSV）垂直連接多個DRAM晶片，這種具有TSV的堆疊架構允許非常寬的記憶體介面（1024位元）、高達36GB、64GB的記憶體容量，並可實現超過1TB/s的頻寬。

生產HBM堆疊晶片比生產傳統的DRAM複雜得多。首先，用於HBM的DRAM晶片與典型DRAM（例如DDR4、DDR5）完全不同，記憶體生產商必須製造出足量的DRAM裸片，並對它們進行測試，然後將它們封裝在預先測試好的高速邏輯晶片層之上，最後測試整個封裝。這個過程既昂貴又耗時。

以最新量產的HBM3E為例，其晶片尺寸大約是同等容量DDR5的兩倍，除了邏輯層和DRAM層，還需要一個介面層，如此複雜的封裝堆疊，會影響良率。因此，隨著HBM的發展，堆疊層數不斷增多，封裝複雜度也在增加，其製造難度越來越大，且良率難以提升。

01 3D DRAM接力

HBM並非高效能運算系統用記憶體的最終形態，從各大記憶體廠商的研發方向來看，在存算一體徹底解決「儲存牆」問題、相關晶片技術成熟並實現量產之前，3D DRAM將是HBM的繼任者。

傳統DRAM需要複雜的讀寫資料操作流程，而3D DRAM可以透過垂直堆疊的儲存單元直接存取和寫入資料，顯著提高了存取速度。 3D DRAM的優勢不僅包括高容量和快速資料訪問，還具有低功耗和高可靠性特點，可滿足各種應用需求。

這裡先簡單介紹一下DRAM的基本結構。

DRAM單元電路由一個電晶體和一個電容器組成，電晶體負責傳輸電流，使資訊（位元）能夠被寫入或讀取，電容器則用於儲存位元。

DRAM由稱為「位元線(BL)」的導電材料組成，位元線提供注入電晶體的載子（電流）。電晶體就像一個閘門，可以打開（接通）或關閉（斷開），以保持或停止電流在裝置內的流動。這種閘極狀態由施加在被稱為「字線(WL)」的接觸導電結構上的電壓偏壓來定義，如果電晶體導通，電流將流過電晶體到達電容器，並儲存在電容器中。

電容器需要有較高的深寬比，這意味著它的高度遠大於寬度。在一些早期的DRAM中，電容器的主動區被嵌入到矽基板中，在最近幾代DRAM中，電容器則是在電晶體頂部進行加工。

3D DRAM是將DRAM單元垂直堆疊，是一種具有全新結構的記憶體晶片，打破了原有的模式，它有些類似已經成熟的3D NAND單元垂直堆疊，但製造難度比3D NAND大。 3D DRAM不是簡單地將2D DRAM元件堆疊在一起，也不同於HBM，需要重新設計DRAM架構，需要用到一些先進的電晶體製造技術和先進封裝技術。

3D DRAM設計重點在於解決製程節點微縮和多層堆疊的難題，另外，還有電容器和電晶體微縮，以及單元間連接和通孔陣列，還要制定相應的製程規格。透過垂直堆疊，3D DRAM晶片將單位面積的容量增加3倍。 3D DRAM與HBM在設計製造層面都是不一樣的。

根據The Elec報導，三星和SK海力士都已將混合鍵結確定為未來製造3D DRAM的關鍵封裝技術。據悉，三星計畫在2025年推出3D DRAM晶片，SK海力士還沒有確定具體時間。目前，三星和SK海力士使用微凸塊來連接DRAM模組，混合鍵合技術可以透過使用矽通孔垂直堆疊晶片，以消除對微凸塊的需求，從而顯著減少晶片厚度。

02 製造3D DRAM，要解決幾個問題

為了推進DRAM製程微縮，需要將2D DRAM元件側放並堆疊起來，但這會面臨一些難題：水平方向需要橫向刻蝕，但由於凹槽尺寸差異很大，橫向刻蝕非常困難；在堆疊刻蝕和填充過程中需要使用不同的材料，這給製造帶來了困難；連接不同3D元件時存在整合難題。

在製造3D DRAM時，需要縮短電容器(Cap)的長度（電容器的長度不能和高度一樣），並進行堆疊，以提升單位面積的儲存單元數量。

上圖表示的結構不變，將其順時針旋轉90度，結構將處於自上而下的檢視中。在這個方向上，可以堆疊奈米薄片。但是，在這種情況下，原始設計顯示的區域非常密集，因此，位線和電容器需要自上而下地進行製程處理，並且距離很近。要實現這種方向的3D堆疊，需要重新設計架構。

除了要設計新架構，還必須改變3D DRAM的金屬化和連接性，需要設計新方法來促使電流通過中央的位線堆疊，包括連接各層的水平MIM（金屬－絕緣層－金屬）電容器陣列，以及將閘極包裹在電晶體周圍（柵極全包圍）。其原理是，當電流通過時，只有目標位線（層）被啟動，在被啟動的層中，電流可以連接到正確的電晶體。

還有矽通孔陣列問題。為了避免3D NAND中使用的台階式結構的侷限性，需要引入穿過矽堆疊層且可以在特定層停止（每層一個通孔）的通孔陣列結構，將接觸點置於儲存單元內部。溝槽製作完成後，可以引入只存在於側牆的隔離層。

高溝槽用於引入刻蝕介質以去除矽，然後在空溝槽中引入導電金屬。結果是，頂部的每個方格（下面最後三張圖片中的淺綠色和紫色方框）只與下面的一層連接。

工藝方面，需要獨特且創新的工藝，3D DRAM是一種前沿設計，要實現量產，採用的工藝和設計是從未見過或嘗試過的。

03 3D封裝助陣

以上介紹的是3D DRAM在晶片設計和製造工藝方面的挑戰和解決思路，相應的裸片製造出來後，需要更適合、更先進的封裝技術，將這些DRAM裸片和邏輯等功能部分有機地結合在一起，才能使應用程式效能最大化。

越需要用到先進封裝的地方，說明被封裝的晶片越小，封裝在一起的整體複雜度越高，3D DRAM則充分涵蓋了這兩點。先進封裝要求，必須採用垂直堆疊超小型建構塊（DRAM晶片），並透過矽通孔實現互連的3D封裝。

在2.5D封裝中，邏輯單元、記憶體或其它類型的晶片使用倒裝晶片方法水平堆疊在矽中介層上，用微凸塊連接不同晶片的電子訊號，透過中介層中的矽通孔連接到下面的金屬凸塊，然後封裝到IC基板上，在晶片和基板之間建立更緊密的互連。從側面看，雖然晶片是堆疊的，但本質仍然是水平封裝（傳統晶片封裝都是水平的）。不過，與傳統封裝相比，2.5D封裝中的晶片大小和間距小了許多，接近3D封裝。

3D封裝要將多個晶片（面朝下）堆疊在一起，直接使用矽通孔垂直堆疊，將上方和下方不同晶片的電子訊號連接起來，實現真正的垂直封裝。目前，越來越多的CPU、GPU和記憶體開始採用3D封裝技術。

到了3D封裝階段，混合鍵結技術幾乎是必選項。

混合鍵結是晶片封裝製程中使用的晶片鍵合技術之一，常用的商用技術是「Cu-Cu混合鍵結」。使用Cu-Cu混合鍵合，金屬觸點嵌入到介電材料中，透過熱處理工藝，這兩種材料結合在一起，利用固態銅金屬的原子擴散來實現鍵合。這種方法解決了先前倒裝晶片鍵合製程中遇到的挑戰。

混合鍵合不是唯一的先進封裝技術，但它提供了最高密度的垂直堆疊。封裝中的微凸起所佔用的體積使得堆疊太高，無法放入帶有GPU或CPU的封裝中，混合鍵結不僅會縮小DRAM晶片的高度，還可以更容易地從封裝中去除多餘的熱量，因為這種封裝各層之間的熱阻較小。

與倒裝晶片鍵合相比，混合鍵合具有多種優勢，它允許實現超高的I/O數量和更長的互連長度，透過使用介電材料代替底部填料進行黏接，消除了填充成本。此外，與晶圓上的晶片鍵合相比，混合鍵合的厚度最小，這對於需要堆疊多層晶片的3D DRAM封裝特別友好，因為混合鍵合可以顯著降低整體厚度。

04 三大廠商的3D DRAM製造進展

目前，三星、SK海力士和美光這三大記憶體晶片廠商都在研發3D DRAM，對應的製造流程和封裝技術也在同步開發中。

美光從2019年開始了3D DRAM的研究，擁有30多項與3D DRAM相關的專利，獲得的專利數量是三星和SK海力士的2~3倍。

近年來，三星一直在進行3D DRAM的研究，並推出了業界首個12層3D-TSV技術。

2023年，在日本舉行的「VLSI研討會」上，三星電子發表了一篇包含3D DRAM研究成果的論文，並展示了3D DRAM晶片內部結構的圖像。

消息人士稱，2023年5月，三星電子在其半導體研究中心內組建了一個開發團隊，大規模生產4F2結構DRAM。由於DRAM單元尺寸已達到極限，三星想將4F2應用於10nm級製程或更先進製程的DRAM。如果三星的4F2 DRAM儲存單元結構研究成功，在不改變製程的情況下，晶片面積可比現有6F2 DRAM儲存單元減少約30%。

據悉，三星已經將3D DRAM堆疊至16層。

SK海力士正在為未來的DRAM開發IGZO通道材料，它可以改善DRAM的刷新特性。據悉，IGZO薄膜電晶體憑藉其適中的載流子遷移率、極低的漏電流以及基板尺寸的可擴展性，在顯示面板產業中長期得到應用。它可以成為未來DRAM 可堆疊通道材料的候選方案。

最近，在夏威夷舉行的VLSI 2024高峰會上，SK海力士發佈了3D DRAM的最新研究成果，其5層堆疊的3D DRAM良率已達56.1%。此外，SK海力士的實驗性3D DRAM在性能上已展現出與2D DRAM相媲美的特性，但是，在實現商業化之前，仍需進行大量的技術驗證和最佳化工作。

05 結語

作為晶片產業的大宗商品，DRAM本來就具有龐大的市場份額，如今，在高效能運算需求的推動下，各種新的記憶體技術和產品依次出現，為這本來就很熱鬧的市場增添了更多看點。

隨著AI伺服器的發展，HBM迅速走紅，相關晶片的製造和封裝是當下產業的熱門話題。隨著應用的發展和技術水準的提升，未來幾年，3D DRAM很可能會取代當下HBM的產業地位，因此，相關晶片製造和半導體裝置廠商都在研發上投入越辣越多的資源，不斷蓄力。

就晶片製造和封裝而言，3D DRAM還需要繼續攻關，距離量產還有一段時間。對此，SK海力士指出，雖然3D DRAM有著巨大的發展潛力，但在商業化實現之前仍需要做大量工作。目前，3D DRAM所表現出的效能特徵依然不穩定，需要達到32~192層堆疊的儲存單元才能廣泛使用。 （半導體產業縱橫）