瑞銀認為，DRAM合同價高於預期與製造良率改善，可能同時抬升三星電子的記憶體利潤、自由現金流和股東回報。535,000韓元目標價仍受HBM4熱問題、非記憶體虧損與2029年周期回落制約。 一、這次變化先落在DRAM價格，而非遙遠的產能故事 最接近現實的增量，是三星第三季度DRAM平均售價可能比市場原先估計更強。 瑞銀把2026年第三季度DRAM平均售價環比增幅從20%上調到23%，第四季度維持環比增長10%。Visible Alpha的一致預期分別是18%和8%。這個差距看似只有幾個百分點，卻會直接作用於利潤率已經很高的記憶體業務。 價格預測上調來自合同談判。瑞銀觀察到，底層DRAM合同價格略快於預期。買賣雙方對長期協議機制的考慮也更充分。長期協議的作用，是提前鎖定一部分數量和價格。它不能消除周期，卻可能降低價格和利潤在高低點之間的擺動。

美東時間8月31日（周一），美國三大股指小幅收跌。美伊時隔一個月再度爆發交火，油價創三周來最大漲幅。FTC指控亞馬遜誤導廣告商“亂”收費，亞馬遜股價大跌。 三大股指小幅收跌 截至收盤，道指跌0.7%，報53185.9點；標普500指數跌0.33%，報7686.14點；納指跌0.12%，報26370.89點。 8月市場整體仍延續動盪走勢，道指上漲1.34%，標普500指數上漲2.62%，納指上漲3.93%。通膨擔憂推動美國國債收益率攀升至多年來的高位，美國財政部宣佈擴大國債回購規模，試圖遏制債市的拋售浪潮，但長端國債收益率仍維持在高位。

研究機構SemiAnalysis分析指出，3D NAND堆疊層數突破300層，傳統鎢制字元線（word line）已在三方面逼近物理極限，讓“鉬”從製程最佳化材料，變成必要的替代材料，意味著NAND製造正迎來關鍵材料轉型。 對300層以上的NAND而言，鉬不是最佳化選項，而是必要材料。 3D NAND大約十年前就停止橫向微縮，改以垂直堆疊提高記憶體密度，但當堆疊層數超過約300層後，連接各記憶單元的鎢制字元線便面臨三大物理瓶頸：電阻過高、含氟化學製程導致漏電，以及超深孔難以有效填充。 相較下，鉬在奈米維度互連線的電阻較低，可提升讀寫速度，且不需要使用含氟化學製程，可避免漏電問題，在高深寬比結構中的填充能力也更好。

美光科技重磅調整領導層：兩位核心高管升任總裁，加速AI時代業務增長 2026年8月26日，美光科技宣佈一項重要領導層調整：馬尼什・巴蒂亞（Manish Bhatia）出任總裁兼首席營運官，斯科特・德波爾博士（Scott DeBoer）出任總裁兼首席技術與產品官，兩項任命即日起生效。 此次調整的核心背景，是AI產業持續爆發後，全球市場對高容量、高性能、高頻寬記憶體的需求快速增長。尤其是在AI伺服器、資料中心等場景中，DRAM、HBM等高性能記憶體的重要性不斷提升，美光也正在通過組織架構升級，進一步強化營運、技術和產品之間的協同。 一、兩位核心高管升任總裁，美光重構領導架構

三巨頭爭相擴產 近期，三星電子、SK海力士、美光科技集中公佈大規模擴產計畫，投資重點集中在HBM、伺服器DRAM與企業級NAND快閃記憶體。 三巨頭一再強調新增產能大多鎖定雲廠商長期訂單，而且產能建設周期較長，晶圓廠從土建、裝置搬入偵錯到良率爬坡，需要兩三年甚至四五年時間，同時AI記憶體需求激增，所以短期內供不應求的局面不會改變。 8月13日，SK集團會長崔泰源接受CNBC專訪時更是提出了“記憶體荒”的概念。他預測，2027年缺口最為突出，緊張局面或將延續至2030年。他對記憶體價格的暴漲表示抱歉，但也表示無奈，供應短缺實在太嚴重了。

美光科技這份面向AI的記憶體器架構演講，揭示了HBM的真實價值，也揭示了頻寬升級之後更難解決的製造約束。 一、AI記憶體牆的含義：GPU越來越快，資料到達速度跟不上 大模型擴展有一個樸素前提：模型規模、訓練資料和計算投入要同步增長。現實中，計算晶片的擴張速度最快，資料搬運系統的進步更慢。美光科技把這種差距畫成兩條曲線：計算性能約每2年增長3倍，HBM頻寬增速低於每2年2倍。差距持續累積後，系統性能開始由記憶體器決定。 記憶體牆並不等於容量不夠。它包含頻寬、延遲、功耗、可靠性和物理封裝多重限制。訓練階段要不斷讀取權重、啟動值和最佳化器狀態；推理階段要載入模型參數、讀取KV Cache，並服務更多並行請求。GPU若在一個時鐘周期內可以執行更多運算，卻拿不到足夠資料，理論峰值與實際吞吐就會分離。

AI算力需求的爆發正將HBM記憶體推向架構演進的十字路口。 在本屆Hot Chips大會上，三星、美光、SK海力士與輝達密集披露各自技術路線圖，核心議題高度集中：HBM正從標準化商品走向定製化平台，三維垂直堆疊成為下一代架構的共同方向，而散熱與功耗約束已成為制約擴展的首要瓶頸。 三星提出將HBM基礎底片（base die）從通訊層演進為定製化AI平台的三階段路線圖，並披露ZHBM概念——將HBM直接垂直堆疊於XPU之上，目標是將總DRAM功耗較HBM5降低約70%，絕對功耗降幅超過100W，頻寬提升2.3倍以上。 與此同時，輝達披露其實驗室已擁有至少三款RVA23處理器，並完成了CUDA在RISC-V硬體上運行的首次公開演示，展示了第三方定製CPU接入NVLink Fusion生態的具體路徑。

在Hot Chips大會上，三星和SK海力士都同意，GPU、記憶體、晶圓代工和封裝必須作為一個系統來設計。從那時起，它們的解決方案開始分道揚鑣。 三星正將基礎晶片轉變為系統中的一個活躍部分。它計畫將記憶體控製器從GPU上移到邏輯基礎晶片上，從而釋放GPU面積的5–10%，用於更多計算，並可能提升性能10–20%。選擇性的AI操作也可以在基礎晶片上運行，以減少資料移動。從長遠來看，它正在推動zHBM技術，該技術直接堆疊GPU和DRAM，預計將DRAM功耗降低約70%，同時頻寬增加一倍以上。 SK海力士則專注於更高堆疊並管理由此產生的熱量和翹曲問題。它確認HBM4 12層堆疊已進入生產階段，而16層版本已進入客戶驗證階段。混合鍵合是通往20層及更高堆疊的路徑，它允許使用更厚的晶片和更緊密的間距。其iHBM方法在堆疊最熱區域內部加入了一個專用的熱傳導路徑。這場競爭不再僅僅關乎頻寬和容量。基礎晶片架構和先進封裝正成為決定性戰場。 三星基於邏輯節點的定製基板晶片