三星電子近日宣佈，已成功生產出基於10a工藝的DRAM工作晶片（working die），標誌著其正式邁入10奈米以下的儲存技術新時代。技術突破核心：4F²單元結構與垂直溝道電晶體此次突破的關鍵在於兩項核心技術的融合應用：4F²單元結構和垂直溝道電晶體（VCT）。傳統的DRAM單元採用6F²佈局，而全新的4F²結構將單元密度提升了30%至50%，顯著提高了晶片的儲存容量和能效。同時，VCT技術通過將電容器堆疊在電晶體上方，實現了更緊湊的佈局和更高的整合度。量產時間表與技術路線圖根據三星的規劃，10a DRAM技術將於2026年完成開發，2027年進行質量測試，並計畫在2028年實現大規模量產。此外，三星還計畫在10a、10b、10c三代產品中持續應用4F²和VCT技術，並在10d節點時過渡到3D DRAM架構，進一步提升儲存密度和性能。挑戰：材料難題與對手競爭儘管技術前景廣闊，但三星在材料選擇上仍面臨挑戰。例如，通道材料從矽轉向IGZO以減少漏電，但字線材料仍在評估中。此外，鉬（Mo）作為替代TiN的材料，雖具有較低電阻，但在腐蝕性和固態處理方面存在難題，需要重大工藝基礎設施調整。與此同時，SK海力士也在積極佈局4F²和VCT技術，計畫在10b節點應用，但其面臨邏輯工藝線建設的權衡問題。這表明，全球儲存市場正進入新一輪的技術競賽，各廠商都在爭奪下一代DRAM技術的主導權。 (銳芯聞)