在AI晶片快速發展的浪潮中，GPU、AI ASIC等高性能計算（HPC）核心，以及HBM（高頻寬記憶體），正成為採用 2.5D/3D 封裝技術的高端產品的主力軍。先進封裝平台對於提升器件的性能和頻寬至關重要，其重要性已使其成為半導體領域最熱門的話題，熱度甚至超越了以往的尖端工藝節點。近期，有關英特爾的先進封裝技術 EMIB 正被科技巨頭蘋果和高通評估的消息引發了廣泛關注：蘋果在相關招聘資訊中，尋求熟悉 CoWoS、EMIB、SoIC、PoP 等技術的 DRAM 封裝工程師；高通也在招募資料中心產品管理總監，要求熟悉英特爾EMIB技術。雖然這些動作尚不意味著兩大晶片設計巨頭已正式轉向，但它們明確透露出全球頂級自研晶片企業正在積極評估英特爾作為台積電之外的潛在替代方案。圖片來源：高通公司而在AI晶片的先進封裝領域，台積電、英特爾和三星已經形成了“三強鼎立”的格局。由於自身定位不同，這三家公司在產業鏈中也承擔著不同的封裝角色。據Yole Group的分析，短期來看，2025年第二季度先進封裝收入將超過120億美元。在人工智慧和高性能計算強勁需求的推動下，預計下半年市場表現將更加強勁。長遠來看，2024年先進封裝市場規模約為450億美元，預計將以9.4%的強勁復合年增長率增長，到2030年達到約800億美元。台積電：GPU與超大規模 HBM 的唯一答案台積電 CoWoS（Chip-on-Wafer-on-Substrate）是台積電開發的一種2.5D先進封裝技術，它允許將包括邏輯晶片、儲存器晶片和模擬晶片在內的多個晶片並排整合在高密度矽中介層上。CoWoS技術於2010年代初推出，經過近十年的持續迭代，已經成為全球高頻寬封裝的事實標準。目前使用 CoWoS 的廠商包括：輝達（H100、H200、GB200 皆採用 CoWoS 或 CoWoS-L）、AMD MI300 系列、Broadcom AI ASIC、Marvell部分加速晶片。其成熟度無可替代，但其問題同樣無可避免。第一，CoWoS產能嚴重不足：被輝達長期鎖死。外媒普遍估計，僅輝達一家就佔用CoWoS超過一半的產能。瑞銀預計，受Blackwell、Blackwell Ultra以及Rubin驅動，2026年輝達對CoWoS晶圓的需求量將達到67.8萬片，較今年增長近40%；另外，預計到2026年，輝達的GPU總產量將達到740萬片。加上 AMD、Broadcom，CoWoS進入“排隊周期 > 產品生命周期”的極端狀態。這意味著蘋果、高通、博通在評估新晶片封裝時，會處於“排不到隊”的被動局面。根據台積電在2025年第三季度的財報披露，高性能計算（HPC）業務的銷售額環比持平。台積電強調，這並非是AI需求有所減弱。恰恰相反，實際需求比公司在三個月前的預期更為強勁。營收增長的主要瓶頸在於先進封裝產能不足，特別是 CoWoS 技術，它限制了 HPC 產品的出貨量。對此，台積電正在緊鑼密鼓的擴產CoWoS產能。據大摩的預估，台積電計畫2026年底前將其CoWoS產能從原先預估的100kwpm（千片／每月）擴大20%以上。目前預期CoWoS產能將達到至少120-130kwpm。第二，大中介層成本高昂，封裝BOM成本飆升。CoWoS的鐳射中介層面積高達數百平方毫米，且是65nm/45nm等成熟節點，但仍貴。在先進封裝報價中，中介層往往佔據50%-70%成本。在某些客戶案例裡，“封裝比晶片本體更貴”。CoWoS-S第三，HBM堆疊越多，CoWoS熱密度越難管理。H200、GB200的HBM堆疊量比H100 更高，封裝區熱點進一步集中。總的來說，CoWoS是最好的選擇，但不是人人都買得起，也不是人人都排得到。台積電 SoIC（3D 堆疊）雖然能加速發展，但對成本與良率的壓力極大。英特爾EMIB成為Plan B如果說台積電CoWoS是“高頻寬王者”，那麼英特爾的EMIB + Foveros組合，則是靈活性、成本結構與本土化供應鏈的集合體。過去10年，業界討論英特爾更多集中在製程節點落後，但忽略了一個事實：英特爾在先進封裝上，是最早、也是最激進投入的玩家之一。如今，隨著蘋果、高通等頂級晶片廠開始招募 “EMIB Packaging Engineer”，英特爾的封裝技術路線首次進入全球手機SoC、大型ASIC客戶的審視窗口。那麼，為什麼是 EMIB？EMIB結構圖（來源：英特爾）EMIB（Embedded Multi-die Interconnect Bridge）本質是一種嵌入式矽橋——不是覆蓋整個封裝，只在需要高速互聯的局部區域增加高密度矽布線。如下圖所示，EMIB是在基板腔體中放置矽橋，並通過粘結劑固定；隨後在其上方疊加介電層和金屬走線層。通過在Chiplet上結合兩種不同的凸點間距（bump pitch），EMIB 可實現成本高效的異構整合，並支援超大規模的系統擴展。據英特爾的材料顯示，EMIB 是業界首個在封裝基板中嵌入矽橋的2.5D互連解決方案。自2017年以來已進入大規模量產，並被應用於伺服器、網路和高性能計算等領域的產品中。相比CoWoS：從架構上來看，CoWoS使用的是整塊大中介層，EMIB是小片矽橋按需嵌入，佔用的空間非常小。因此不會影響輸入/輸出（I/O）訊號的平衡，也不會破壞系統的電源完整性（power integrity）特性。這與完整的大面積矽中介層形成鮮明對比：在使用矽中介層的方案中，所有訊號和電源通孔（vias）都必須穿過中介層，帶來額外阻抗與噪聲；從成本上來看，由於CoWoS的中介層面積大，因而也會相對更貴一些；靈活度方面，CoWoS是固定面積、適合大晶片，EMIB更加適合定製ASIC、小型Chiplet；從散熱上來看，EMIB的局部互聯反而便於散熱。EMIB還具有三項關鍵優勢：支援超大規模、異構die組合，並允許高度定製的封裝佈局。能夠在相鄰die之間實現高速資料傳輸，同時僅需簡單的驅動/接收電路。可以為每一條die間互連單獨最佳化，通過為不同鏈路定製橋接結構，實現最佳化設計。因此，EMIB不是為GPU這種“記憶體頻寬怪獸”準備的，它的最佳舞台是：定製ASIC、AI推理晶片、基站/網路加速器、SoC級模組化設計、UCIe/Chiplet 互聯實驗平台等等，也就是說：EMIB的價值不是“更強”，而是“更通用、更靈活”。這恰恰是蘋果/高通/博通在下一代架構設計中需要的能力。據瞭解，英特爾也在繼續擴展其EMIB組合，隨著對更高電源供給能力的需求不斷提升，英特爾在其EMIB-M中將金屬-絕緣體-金屬（MIM）電容整合到矽橋中，以增強電源傳輸能力。在其EMIB-T方案中加入了矽通孔（TSV）。EMIB不僅可用於2.5D封裝，當EMIB與Foveros 2.5D 和 Foveros Direct 3D 結合使用時，能夠構成更具靈活性的EMIB 3.5D方案。黃仁勳先前也公開稱讚過Foveros，產業對其技術成熟度並非沒有信心。英特爾先進封裝的演進（來源：英特爾）EMIB 3.5D是一種混合式架構，它在同一個封裝中結合了：EMIB的矽嵌入式橋接、Foveros 的先進晶片堆疊（die stacking）工藝。這種混合架構利用Foveros的垂直堆疊能力（vertical stacking），再疊加EMIB的橫向高密度互連，從而在：封裝尺寸、計算性能、能耗表現、成本效率之間取得更優的平衡。EMIB 3.5D 解決了傳統封裝架構中的諸多限制，包括：熱翹曲、光罩（reticle）尺寸上限、互連頻寬瓶頸，它能顯著擴大封裝內部可利用的矽面積，為建構高度複雜的多晶片系統提供更大的設計空間。除了技術上的優勢之外，美國本土封裝產能也成為地緣政治驅動的“第二供應鏈”。台積電封裝集中在台灣（高雄、竹南），韓國三星封裝集中在韓國/東南亞，而英特爾正在美國本土建構先進封裝生產基地：包括新墨西哥州 Fab 9 / Fab 11x、俄亥俄州未來封裝線、萊克福裡斯特（加州）封裝研發線。對於美國本土雲廠商、AI 晶片企業的供應鏈來說，本土生產+高度可控+不依賴東亞封裝的優勢，遠大於單純的成本因素。因此，英特爾封裝不是“技術佔優”，而是產業鏈安全佔優。三星：從HBM供應鏈反向切入先進封裝三星封裝，更像是從 HBM 供應鏈“反向”切入 AI 時代的關鍵節點。如果三星 HBM 能全面滿足輝達等頭部客戶的要求，它就有機會借助 HBM 的供應鏈話語權，在封裝路線選擇乃至系統架構協同上獲得更大影響力。三星的代表性先進封裝技術主要是I-Cube（2.5D封裝）和X-Cube（3D封裝），其中I-Cube又包括I-Cube S/E兩種。與台積電的CoWoS、英特爾的EMIB/Foveros不同，三星的I-Cube技術是從“HBM 供應商角度”出發反向設計的，因此技術路徑明顯不一樣。具體而言，I-Cube S是大矽中介層（Si Interposer）的2.5D方案。I-Cube S與台積電的CoWoS-S 的架構幾乎同源：互聯方面都是使用整塊矽中介層、成本普遍中等偏高、頻寬支援 HBM3 / HBM3E（如下圖所示）。I-Cube S（來源：三星）那麼此處我們可以再來複習一下，為何要使用大的矽中介層？這主要是因為HBM堆疊需要極高的IO密度，高頻寬x多通道能夠跨越大的橫向面積，採用中介層布線可以非常寬裕，訊號完整性（SI）也更優，電源配送網路（PDN）也更紮實，比較適合大功耗晶片。I-Cube E則是使用Si Bridge + RDL Interposer的混合型低成本方案。如下圖所示，它沒有整塊矽中介層，取而代之的是RDL Interposer（扇出型重布線中介層），下層用 Si Bridge Die（小尺寸矽橋） 提供局部高密度互聯，類似英特爾EMIB的概念。I-Cube E在3D封裝領域，X-Cube是三星先進封裝技術的一個巨大飛躍。其核心方法採用在 Z 軸上堆疊邏輯裸片的方法，顯著提高了動態鍵合能力。憑藉這些創新，三星得以快速推廣其 Chip-on-Wafer (CoW) 和銅混合鍵合 (HCB) 技術。通過增加每個堆疊的晶片密度，X-Cube 進一步提升了產品的速度和性能。銅混合鍵合是X-Cube實現高密度互連的關鍵技術。從晶片佈局靈活性的角度來看，HCB 技術相較於傳統的晶片堆疊技術具有極大的優勢。三星Foundry正在積極開發超精細的銅混合鍵合技術，例如低於4微米的連接規格，以實現更高密度的3D堆疊。小結總的來看，如果說台積電的先進封裝更側重於圍繞以 NVIDIA 為代表的高端無晶圓廠客戶，英特爾則是在“為自家產品與潛在代工客戶重構一條新路徑”；相比之下，三星則主打HBM 疊加自家邏輯晶片或客戶 SoC 的一體化方案。AI晶片代工領域的競爭，早已不再是單一封裝工藝的比拚，而是在算力架構、供應鏈安全、資本開支和生態繫結之間的綜合博弈。對下游晶片設計公司而言，如何在不同封裝陣營間進行路線規劃、風險避險和長期產能鎖定，將直接決定下一輪 AI 產品的性能上限與交付確定性。而對包括中國在內的本土產業鏈來說，先進封裝既是被重塑的變數，也是難得的“換道超車”窗口。 (半導體行業觀察)