打破國際大廠晶片先進封裝壟斷，杭州團隊獲數億元融資
硬氪獲悉，近日，晶圓級扇出型先進封裝及Chiplet integration方案供應商「晶通科技」二期項目獲數億元融資。本輪融資由力合資本、達安基金、安吉兩山國控和辰隆集團聯合投資，資金將主要用於生產基地二期封裝產線擴建、研發及市場投入。獨木資本繼續擔任獨家財務顧問。
「晶通科技」是一家專注於晶圓級扇出型先進封裝技術的Chiplet方案提供商，通過自主研發的“FOSIP高密度晶圓級扇出型”與 “Chiplet Integration小晶片系統整合”兩大方案，以“MST Fobic”技術實現亞微米線寬的高密度互連及多晶片三維堆疊，主要服務於高性能計算、移動終端和自動駕駛等領域的晶片封裝，助力國內人工智慧產業的崛起。
當前全球半導體先進封裝市場保持快速增長，Yole資料顯示，2023年扇出型封裝市場規模為27.38億美元，預計到2028年將以12.5%的年複合增長率增至38億美元，其中超高密度扇出封裝細分領域增速最快（年複合增長率30%）；而全球Chiplet市場規模將由2023年的31億美元增長至2033年的1070億美元，CAGR約42.5%。市場驅動力來自5G通訊、AI晶片和自動駕駛對高算力晶片的需求，傳統封裝技術難以滿足14奈米及以下製程晶片的高密度整合要求。
「晶通科技」總經理蔣振雷指出，“當前超高密度扇出封裝和小晶片整合封裝90%以上的市場份額被台積電、三星等國際大廠把控。大陸在整體工藝及生產能力上都還落後一段距離。”
基於此，「晶通科技」通過自主研發的“FOSIP晶圓級扇出型”與“Chiplet Integration小晶片系統整合”雙技術路徑佈局市場。其中，FOSIP晶圓級扇出型先進封裝北製程技術對標國際頭部FO大廠方案，可實現三維堆疊，內部互聯密度可達2-5微米線寬。而晶通嵌入式矽橋的小晶片整合技術內部互聯密度可達0.5微米以下。晶通目前已跟手機、醫療、圖像處理、邊緣計算等多個領域的客戶進行了方案對接和工程驗證。
蔣振雷介紹，“晶通的‘bridge die+FO’技術,即‘MST Fobic’技術通過將矽橋取代互聯中介層，並將高密度RDL重布線層替代ABF基板層，封裝厚度大幅減小，該方案比CoWoS方案成本降低至少30%。更重要的是，晶通封裝方案既能滿足手機電腦或平板以及各種AI終端的SoC、處理器、算力晶片、端側AI伺服器的薄型化需求，又滿足了AI晶片內部的高密度互聯、高頻寬、高通訊速率的需求，這是國內目前獨有的技術能力。目前晶通正在做量產前的最後準備。”
硬氪瞭解到，「晶通科技」的揚州生產基地當前月產能為bumping/wlcsp/ewlb的1萬片左右，或Fosip/Fobic2000-3000片高階產能，客戶覆蓋手機、GPU及AI晶片等領域諸多知名客戶。
技術層面，公司已建構從設計模擬、中介層加工到封裝測試的全流程能力，掌握包括“Chiplet Integration小晶片系統整合”工藝在內的90余項專利。
現階段，「晶通科技」正推進封裝裝置和材料的國產化驗證，目標計畫通過二期產能擴建將月產能逐步提升至目前的8-10倍，同時實現MST Fobic技術的大規模量產。
蔣振雷認為，“未來三年將是Chiplet技術爆發期，特別是大模型推理晶片和自動駕駛域控製器，對晶圓級封裝的需求增速會超過40%。隨著3nm以下製程逼近物理極限，先進封裝在半導體產業鏈的價值佔比將從現在的15%提升到25%以上，這個窗口期最多隻有五年。”
「晶通科技」團隊核心成員來自應用材料、蘋果、Intel和日月光等積體電路領域全球頭部的製造及封裝公司，技術顧問嚴曉浪為浙江大學微電子學科帶頭人，研發副總王新曾在國外大廠有十多年高端fan out和Chiplet封裝研發項目經驗，總經理蔣振雷擁有16年封裝行業創業經驗，生產團隊主要來自華天科技、通富微電等國內封裝大廠。
投資方觀點：
達安基金合夥人戴韻秋表示：扇出型封裝是異構整合的核心驅動力，將重塑半導體產業鏈價值分配。隨著台積電的InFO（整合扇出型封裝）技術被蘋果、輝達等巨頭採用，其資本開支向先進封裝傾斜，封裝環節在半導體價值鏈中的佔比提升。扇出型封裝傳統上聚焦高端市場（如智慧型手機APU、伺服器GPU），但其降維打擊潛力正在顯現。晶通科技在AI算力爆發周期中佔據關鍵卡位，其矽橋方案有望切入國產“輝達”“AMD”供應鏈。晶通科技憑藉自主可控的專利技術成為國產替代關鍵力量，其聚焦高端扇出型封裝細分市場，通過“Chiplet+扇出”整合方案形成差異化優勢。我們相信，在中美競爭背景下，晶通科技憑藉其技術突破，躋身扇出型封裝領域全球第一梯隊指日可待。