下一代HBM：三大技術，定生死！

SK海力士強調，下一代HBM（高帶寬儲存器）的商業化需要各領域的技術進步。 尤其在電源效率方面，與各大代工企業的合作可望更加緊密。

SK海力士副社長李圭在2日於仁川松島國際會展中心舉辦的「KMEPS 2025定期學術會議」上介紹了HBM的開發方向。

當天，副會長強調了SK海力士下一代HBM開發的三大任務：帶寬、功率和容量。

帶寬是衡量資料傳輸速度的標準。帶寬越高，效能越好。若要增加帶寬，通常需要增加I/O（輸入/輸出連接埠）的數量。事實上，對於HBM4（第6 代），I/O 數量與HBM3E（第5 代）相比增加了一倍，達到了2,048 個。

「客戶希望獲得比SK Hynix 所能生產的更高的帶寬，有些客戶甚至談到高達4,000 個I/O，」該副總裁解釋道。 “但是，僅僅增加I/O 數量並不總是一件好事，因此需要進行一些工作，例如將現有的假凸點取代為實際可用的凸點。”

因此，下一代HBM有望在功耗和容量方面取得進步。具體來說，功耗與邏輯流程密切相關。 HBM 配備了邏輯晶片，負責堆疊DRAM 的核心晶片的控製器功能。此前，SK Hynix 自行生產，但從HBM4 開始，就必須在代工廠生產。

該副總裁表示：“HBM 的邏輯工藝在很大程度上依賴於與主要代工合作夥伴的合作，並且在該領域有密切的設計合作。” “SK海力士也從封裝角度提出了幾個想法。”

HBM 的容量與DRAM 的堆疊數量直接相關。目前商業化的HBM最多堆疊12個DRAM，但未來預計將擴展到16層和20層。

然而，這樣做的困難在於，為了在有限的規格（高度為775 微米）內堆疊更多的下一代HBM，必須縮小每個DRAM 之間的間距。例如，如果HBM從12層減少到16層，則每個DRAM之間的差距就會縮小一半。

因此，SK Hynix 正在與現有的先進MR-MUF 一起推進混合鍵合技術。混合鍵合是一種不使用凸塊直接連接各個DRAM 的方法，有利於減小晶片厚度並提高功率效率。

然而，混合鍵合目前難以實現商業化。這是因為技術難度較高，還存在保證足夠量產和可靠性的問題。

副總統解釋道：“上述三個因素對於下一代HBM 的發展而言，是極其錯綜複雜的。”他補充道，“此外，我認為在下一代HBM市場中，儲存器公司如何降低製造成本將是最重要的任務。”

三星HBM 4，雙戰略

據韓媒先前報導，三星電子已成功利用混合鍵合技術生產16 層堆疊HBM3 儲存器，該儲存器樣品功能正常，未來將利用16 層堆疊混合鍵合技術量產HBM4 儲存器。

相較於目前的鍵合工藝，混合鍵合不需要在DRAM記憶體層之間增加凸塊，而是直接用銅連接頂層和底層，大大提高了訊號的傳輸速率，更適合AI計算的高帶寬需求。

混合鍵合還可減小DRAM層間距離，降低HMB模組整體高度，但面臨成熟度不足、應用成本高等挑戰。

三星電子在HBM4內存鍵合技術上推行雙重戰略，同時開發混合鍵合和傳統的TC-NCF工藝。

根據下圖及DiskMFR先前的報導，HBM4的模組高度限制將增加到775微米，這有利於TC-NCF的繼續使用。

三星正在努力在TC-NCF 工藝中儘量縮小晶圓間隙，目標是將HBM4 中的該高度縮小到7.0 微米以內。

儘管對TC-NCF 技術有質疑，但Kim 表示，與競爭對手SK Hynix 的MR-RUF 相比，三星電子的解決方案更適合12 層甚至16 層的高堆疊模組。

美光的HBM 4戰略

美光科技在去年年底的投資者會議上宣佈，其HBM4 開發正在按計劃進行，同時透露HBM4E 的開發正在進行中。據Wccftech報導，該公司預計將於2026 年開始量產HBM4 。

據報導，美光的HBM4 記憶體將首先投入量產，HBM4E 隨後幾年將投入量產。 HBM4E 引入了與台積電共同開發的增強數據傳輸速度和可定製基片，為AI、HPC 和網絡工作負載提供改進的緩存容量和邏輯功能。

HBM4 採用美光的1β（第五代10nm 級）DRAM 技術，每堆疊整合多達16 個DRAM 晶片，每個晶片提供32 GB 的容量。該技術具有2048 位元介面和6.4 GT/s 資料速率，每堆疊峰值帶寬為1.64 TB/s。生產時間與Nvidia 的Vera Rubin GPU 和AMD 的Instinct MI400 系列GPU 的發佈時間一致，這兩款GPU 均專為AI 和HPC 應用而設計。

在目前的開發中，美光的HBM3E 包括已在Nvidia 的Blackwell 處理器中使用的8-Hi 堆疊。美光執行長Sanjay Mehrotra 表示，該公司的12-Hi HBM3E 堆疊功耗比競爭對手的8-Hi 版本低20%，同時提供50% 以上的記憶體容量和卓越的效能。

雖然美光透過與多家客戶的合作，HBM4E 的開發取得了進展，但它面臨著來自三星和SK 海力士的激烈競爭，據報導，這兩家公司都採用了第六代10nm 級(1c) 工藝來製造HBM4。儘管存在競爭，但美光和SK 海力士在高帶寬記憶體創新方面仍保持領先地位。

Mehrotra 強調HBM4E 是該公司內存業務的變革性創新。與台積電先進邏輯代工廠的合作使美光能夠根據特定客戶需求提供定製的基礎晶片，從而有可能提高其財務業績。

韓國雙雄都使用代工廠

值得一提的是，據報導，三星和SK海力士都將使用代工工藝而非DRAM 工藝從HBM4 開始生產邏輯晶片。據報導，三星電子計畫採用其4nm 代工工藝量產邏輯晶片，而SK 海力士則計劃採用台積電的5nm 和12nm 工藝。對於記憶核心晶片，三星電子決定使用10nm第6代（1c）DRAM，但SK海力士正在10nm第5代（1b）DRAM和1c DRAM之間進行權衡。

負責HBM 開發的SK 海力士內部一位關鍵人士解釋道：“最初，我們內部決定在HBM4 核心晶片中使用1b DRAM”，並且“在聽到三星電子在HBM4 中使用1c DRAM 的消息後，(SK 海力士) 也在考慮是否使用1b DRAM 還是一個最高，1c DRAM。”三星電子和SK 海士分別可達了130300bDRAM，1c DRAM。”三星電子和SK133000 b423500b0

隨著三星電子採用帶有HBM4 核心晶片的1c DRAM，預計相關投資也將隨之而來。看來相關裝置將會安裝在平澤P4工廠。 SK Hynix 的1c DRAM 投資規模將根據其決定使用什麼作為HBM4 核心晶片來確定。不過，業界預測SK Hynix 將使用1b DRAM 作為HBM4 的核心晶片，因為它目前正在進行1b DRAM 向M16 的遷移。

兩家公司計劃將HBM4 搭載到NVIDIA 和AMD 的下一代人工智慧（AI）加速器中。 Nvidia和AMD計畫在2026年推出搭載HBM4的AI加速器Rubin和MI400。

不過，後來有消息指出，SK Hynix 已修改其HBM4 生產策略，採用台積電的3nm 工藝，取代原計劃的5nm 技術。據TrendForce稱，這一變化旨在提高性能和效率，計劃於2025 年底進行量產，以滿足Nvidia 的交付時間表。

據TechPowerUp報導，透過採用台積電先進的3nm 技術，SK 海力士的目標是實現比基於5nm 的HBM4 晶片性能提升20-30%，從而鞏固其在高帶寬內存市場的領先地位。

三巨頭的競技

雖然資料中心GPU 正在向HBM3e 過渡，但Nvidia GTC 2025 上公佈的內存路線圖明確指出HBM4 將是下一個重大舉措。因為這一新標準比HBM3實現了密度和帶寬方面的重大改進。

SK Hynix 展示了其首款48GB HBM4 堆疊，由16 層3GB 晶片組成，運行速度為8Gbps。同樣，三星和美光也有類似的16 高HBM4 演示，三星聲稱速度最終將在這一代達到9.2Gbps。我們應該預期12 高36GB 堆疊將成為2026 年推出的HBM4 產品的主流。美光表示，與HBM3e 相比，其HBM4 解決方案將使效能提高50% 以上。

然而，內存製造商已將目光從HBM4 轉向HBM4e 和驚人的容量點。三星的路線圖要求每層DRAM 容量為32Gb，每層堆疊可實現48GB 甚至64GB，資料速率在9.2-10Gbps 之間。 SK Hynix 暗示有20 層或更多層堆疊，允許在HBM4e 上使用3GB 晶片實現高達64GB 的容量。

這些高密度對於Nvidia 即將推出的用於AI 訓練的Rubin GPU 至關重要。該公司透露，Rubin Ultra 將在2027 年上市時使用16 個HBM4e 堆疊，每個GPU 的內存容量高達1TB。 Nvidia 聲稱，Rubin Ultra 每個封裝都有四個晶片，帶寬為4.6PB/s，NVL576 系統中的記憶體容量將達到365TB。

雖然這些數字令人印象深刻，但它們的價格卻非常昂貴。 VideoCardz 指出，消費級顯示卡似乎不太可能在短期內採用HBM 變體。

HBM4 和HBM4e 是實現持續AI 效能擴展的關鍵橋樑。如果記憶體製造商能夠在未來幾年內實現其積極的密度和帶寬路線圖，它將極大地提高資料密集型AI 工作負載。 Nvidia 和其他公司都對此寄予厚望。 （半導體產業觀察）