如果說HBM重塑了GPU的內部頻寬，那麼CPO（共封裝光學）將重塑整個AI資料中心的外部頻寬。CPO技術憑藉其將光傳輸處理器件直接放置在半導體基板上的能力，顯著縮短了光與計算晶片之間的距離，有望使資料傳輸速度提高十倍，功耗降低一半。它不是下一代光模組，而是下一代算力基礎設施。從產業趨勢來看，矽光技術的進展已經明顯走到了“爆發前夜”。Yole Group的這張CPO產業鏈圖（如下圖所示）給出了一個異常清晰的訊號：從最上游的 SOI/Epi-wafer、雷射器，到中游的 PIC 光子晶片、電晶片、SerDes、先進封裝，再到下游的雲端運算廠商、伺服器整機廠和 AI 工廠——超過 150 家企業已經匯聚成一個完整而多元的生態系統。在過去幾個月中，我們更是看到產業鏈全面加速：代工廠瘋狂擴建矽光產能、收購矽光專廠；晶片巨頭通過併購、佈局研發中心，把光互連納入自己的系統路線圖；伺服器廠、雲廠、AI 工廠開始把“光電同封裝”寫進下一代資料中心架構。圍繞光晶片的爭奪戰，尤其是圍繞 CPO 的收割大戰，已經全面打響。1 代工廠商：產能與技術競賽，CPO時代的軍火庫晶圓代工廠是矽光從設計藍圖走向規模落地的關鍵推手。CPO 的邏輯是“光更近、銅更短”，但落地的代價是“封裝更難、良率更敏感、返修更昂貴”。因此，代工廠爭的早已不是單一 SiPho 工藝，而是 PIC（光子）+ EIC（電子）+ 異構 3D 整合 + 可用設計流程的一攬子交付能力——誰能把它做成可複製的製造平台，誰就拿到了產業鏈的“軍火庫”。三星殺入矽光在矽光和CPO領域，台積電與英特爾已提前站位。台積電是CPO市場的領導者。這得益於其最大的客戶之一輝達積極開發矽光子技術。在3月份的開發者大會“GTC 2025”上，NVIDIA首席執行長黃仁勳介紹了一款採用矽光子技術的交換晶片，並表示：“它將顯著降低資料中心公司的成本，因為它省去了收發器的成本並降低了電力消耗。”為了進一步提升其技術實力，台積電正與矽谷的獨角獸企業（估值超過10億美元的初創公司）合作，例如Ayar Labs、Celestial AI和Lightmatter。英特爾是首家將矽光子技術商業化的公司。2016年，它成功地將矽光子技術應用於“收發器”中，這種裝置允許遠端伺服器通過光進行通訊。據瞭解，英特爾目前已經出貨了超過 800 萬個 EIC（電光積體電路）。在代工領域，三星近年來在先進製程上承壓明顯，尤其在良率與大客戶的搖擺中仍有痛點。對三星來說，發展特色工藝（尤其是矽光子）是一張更現實的“破局牌”：一旦矽光+CPO 成為下一代互連的標準答案，它可能像當年的 HBM 一樣，成為重新爭奪大客戶的關鍵籌碼。這也解釋了為什麼三星加速在矽光上集結資源：據韓媒近日報導，三星電子已將矽光子學選為未來的核心技術，全力投入人才和技術，意圖在“AI 晶片代工”格局中挑戰台積電。三星正在動員其遍佈全球的研發網路，並已將負責矽光子的高級主管李康浩晉陞為副總裁，並從英特爾聘請了前首席產品官研究員朴賢大。三星在矽光子技術強國新加坡設立了專屬研發中心，據瞭解，三星正在擴大其在新加坡的研發規模，並從台積電（TSMC）挖角工程師。該新加坡研發中心由副總裁兼前台積電員工崔景建領導，並與博通（Broadcom）等公司合作推進技術商業化。業內人士預計，CPO 技術有望成為三星反擊台積電在 2.5D 和 3D 尖端封裝市場領先地位的“反擊王牌”。三星已宣佈 CPO 商業化日期為 2027 年，預計與台積電的真正競爭將從那時開始。三星的做法非常像當年 HBM 敘事：一個技術點，一旦能撬動系統架構，就可能成為下一輪代工競爭的關鍵籌碼。鑑於矽光子技術的市場潛力，三星已將其定位為“代工市場的HBM”。格芯（GF）收購AMFGlobalFoundries（格芯）在2025年11月17日宣佈收購位於新加坡的矽光子代工廠 Advanced Micro Foundry (AMF)，此舉旨在加速其在矽光子領域的領先地位。此次收購彙集了 AMF 的製造資產、智慧財產權和人才，使 GF 成為按收入計算最大的純矽光子代工企業。GF 收購新加坡 AMF 的邏輯很簡單，矽光不只是技術路線，更是產能與交付周期。把 AMF 的製造資產、IP、人才併入，相當於把矽光的“供給確定性”提前鎖上，同時還強調新加坡做研發卓越中心、向 300mm 擴展的路線——這就是典型的“平台化擴張”。GF首席執行長Tim Breen表示：“收購AMF使GF能夠為可插拔收發器和共封裝光學器件提供長達十年的擴展和差異化路線圖，同時加快光子學在汽車和量子計算等鄰近市場的發展。 ”Tower擴產由於押中了矽光這個特色工藝，流片代工的需求旺盛，Tower Semiconductor的股價已經在過去短短幾個月內翻番，創下20年新高。詳情請查看《矽光公司，股價漲瘋了！》一文。也因此，Tower正在加速擴產。在2025年三季度財報披露中，Tower宣佈為SiPho與SiGe業務追加約 3 億美元投資，用於產能擴張與下一代能力建設，並擴建其 Newport Beach 的 Fab 3，同時維持滿載；廠址租約也從原先 2027 年到期基礎上再延長最多 3.5年。在投資擴產的同時，11月12日，Tower宣佈推出面向 SiPho 與 SiGe 平台的 CPO 代工技術，強調晶圓鍵合把 PIC 與 EIC 堆成 3D-IC，並把 Cadence 設計流程一起拉上來——這說明 Tower 想賣的不是單一工藝，而是“可匯入的交付包”。2 設計服務：巨頭圈定 CPO 核心能力代工廠負責把矽光工藝“做得出來”，那設計服務和網路晶片巨頭則在決定 CPO “能否規模化落地”。隨著 CPO 的工程化程度不斷提高，那些掌握光互連 IP、系統級整合能力、完整互連平台方案的企業，正在成為整個生態的“控制點”玩家。博通：把矽光做成“平台生意”在 CPO 這條賽道上，博通更像“把技術做成平台”的那類玩家。它不是單獨推出一顆光晶片，而是圍繞自家的乙太網路交換機 ASIC 與 XPU 體系，提供一套可對接、可驗證、可規模化交付的CPO平台方案——這也是為什麼在矽光產業鏈中，博通往往扮演“節奏設定者”的角色：用路線圖把市場從概念拉向工程落地。博通對 CPO 的投入啟動得很早。2021 年先完成面向產業與資本市場的集中曝光；隨後在 2022 年 3 月 OFC 展示了全球首個 25.6T CPO 演示，確立高頻寬 CPO 的可行性；同年 10 月又聯合騰訊與銳捷做出 25.6T產品級演示，把“能跑起來”進一步推進到“能在資料中心語境中使用”。進入 2023 年，博通把頻寬抬升到51.2T：3 月展示產品形態，6 月進入樣品提供（Sampling）以支援客戶早期整合與測試，10 月亮出原型機演示，持續壓縮從驗證到工程成熟的周期。到 2024 年 10 月，其方案開始進入更接近真實部署的機架級場景——在 OCP Rack 中完成 TH5 Bailly 演示；而在 2025 年 4 月 OFC，博通進一步給出“業界首個 6.4T XPU-CPO”里程碑，暗示 CPO 正從交換側走向更貼近算力側的深度融合，進入更具規模化意義的階段。博通於2021年啟動CPO工作以來取得的關鍵里程碑（圖源：博通）從產品形態看，博通的 CPO 交換機本質是“把光學引擎直接嵌入交換晶片 I/O”的整合化方案，面向高基數（high-radix）、高頻寬網路的核心需求，為交換 ASIC 提供直接的高速光 I/O。其整合引擎可提供 最高 6.4Tb/s 的資料速率，並支援 最遠約 2 km 的直接光連接，覆蓋 TOR（機架頂）、leaf、spine 等典型資料中心網路層級。對應的交換平台也形成了清晰的梯隊：面向下一代更高頻寬的 102.4Tb/s（200G SerDes）、主流演進的 51.2Tb/s（100G SerDes），以及更早期的 25.6Tb/s 等級方案。更關鍵的是，博通將這些能力與自身先進封裝與晶圓級整合工藝打包，目標指向“可規模化生產”的工程路徑，而非停留在實驗室展示。（圖源：博通）Marvell重量級收購Celestial AIMarvell 在資料中心互連領域的佈局正以前所未有的速度升級。12 月 2 日，Marvell 宣佈將以至少 32.5 億美元（現金+股票）收購 Celestial AI，若後者達到營收里程碑，總對價最高可增至 55 億美元。對 Marvell 而言，這不是一次“單點技術補強”，而是試圖把光互連能力納入其網路與互連版圖，進一步向那些在 AI 基礎設施上投入巨額資本的客戶，提供更完整的連接平台與零部件組合。Celestial AI 的核心資產，是其用於高性能計算的光互連硬體架構（其稱為“光子結構/photonic fabric”），目標是在更高吞吐、更低能耗下把大量晶片聯成一個整體。該公司在今年 3 月融資中估值據稱達到 25 億美元，並吸引英特爾 CEO 陳立武（Lip-Bu Tan）於 1 月加入董事會——這些都說明“光互連”正在從外圍部件，升級為系統架構層的戰略資源。更值得注意的是 Marvell 給出的落地路徑：Celestial 技術的首個應用將面向由“大型 XPU”構成的系統互連，並計畫進一步把這些光學能力逐步整合進定製 AI 晶片以及交換晶片等相關器件中。財務層面，Marvell 同期披露第三季度每股收益 0.76 美元、營收 20.8 億美元，並給出第四季度營收 22 億美元的指引，也為其“加碼資料中心互連”的敘事提供了業績支撐。3 XPU晶片廠商入局如果說代工廠和網路晶片公司是在為 CPO 建構“基礎設施”，那麼最終決定 CPO 商業化節奏的，毫無疑問是 XPU 廠商。因為只有 GPU / AI 加速器的網路頻寬需求，才是推動矽光與共封裝光學真正落地的終極力量。在這場遷移中，輝達是需求側的“加速器”、AMD是補位者，而英特爾則是矽光生態最深的基礎貢獻者。輝達：CPO 的最大需求方，也是系統定義者在矽光這件事上，輝達的思路很“工程派”：不先講器件有多炫，而是先把網路這條路修到能跑“百萬GPU等級”的車流。當 800G/1.6T 的互連把銅線推到極限，輝達選擇的答案是把光學引擎直接搬進交換晶片旁邊——這就是它押注的 CPO（共封裝光學）。輝達多次透露的消息顯示，CPO在2026年將切入其Rubin系列，產值預期高達百億美元。今年10月份，輝達也公佈了其在矽光領域的重要進展。首款共封裝光器件（CPO）交換機Spectrum-X——目前已被Oracle和Meta等主要廠商採用——與傳統網路相比，能效提升3.5倍，網路彈性提升10倍，部署速度提升1.3倍。輝達的動作說明了一件事：CPO 不再是光通訊技術升級，而是大模型時代 GPU 網路的必選項。也只有輝達這種規模的系統玩家，才能真正把CPO從實驗室推向萬片規模的產業化。AMD收購光互連初創公司在輝達推動CPO規模化、英特爾夯實矽光底層生態的同時，AMD 正通過收購、研發佈局和散熱路線圖加速補位。今年 5 月，AMD 收購了美國初創公司 Enosemi——一家專注 AI 互連、整合光子學與 CPO 開發的企業。這不是一筆財務投資，而是 AMD 針對未來 AI 系統互連需求的一次“能力收編”。Enosemi 此前便與 AMD 在光子技術上合作，其光子晶片由 GlobalFoundries 代工，而格芯正是當年 AMD 剝離的製造業務，這讓 AMD 在供應鏈與工藝協同上具備天然的可嫁接空間。接下來是“落地場”。據台媒與行業機構報導，AMD 計畫在台南、高雄設立研發中心，聚焦矽光子、AI 與異構整合，並通過台灣經濟部門的 “A+ 全球研發創新夥伴計畫”獲得補貼：總投資約 NT$86.4 億，其中政府補貼約 NT$33.1 億，AMD 自籌約 NT$53.3 億。報導還提到 AMD 將與當地產業及高校合作，推動矽光子生態與產業叢集成形。英特爾：矽光生態的奠基者相比輝達的高調推進和博通的路線圖式迭代，英特爾在 CPO 領域顯得異常低調。但從產業底盤看，英特爾是當今矽光生態中最深的“基礎設施玩家”。早在 2016 年，AI 浪潮還未掀起時，英特爾已經率先將矽光子技術用於商用收發器，並建構完整的光電積體電路（EIC）製造體系。過去幾年，英特爾已經累計出貨 800 萬片以上的 EIC 器件——這是所有廠商中最早、也是規模最大的一家。英特爾的領先並不只停留在器件層。近年來，隨著 AI 對互連提出極端頻寬需求，英特爾的早期佈局開始全面兌現：擁有全球最成熟的 矽光子量產供應鏈、完整的光電共封裝工藝路線（曾率先展示CPO概念驗證）、在資料中心通訊領域積累深厚（例如與 AWS、Google 的光互連合作）、長期與 GlobalFoundries、Tower、Ayar Labs 等廠商開展合作、英特爾長期擔任 OIF 光互連規範的核心貢獻者，主導制定部分行業內矽光互連標準。隨著2026–2030年下一輪資料中心架構窗口到來，我們也希望看到英特爾的長期佈局迎來兌現周期。結論這場“光晶片”收割戰，不僅是矽片產能和先進封裝技術的比拚，更是晶片巨頭重塑 AI 時代資料中心互連架構的戰略決戰。隨著 2027 年 CPO 技術的全面商業化預期，代工廠的 3D 整合技術、設計服務商的 IP 整合，以及晶片巨頭的系統級方案，將共同決定下一代 AI 算力的上限。CPO爆發前夜，國產矽光也必須在這一輪產業節點上加力起跑、縮短差距、形成突破。若您對矽光SiGe技術及流片相關話題有更多探討需求，歡迎加入微信深入交流。共同推動中國在下一代互連技術中的深入創新。 (半導體行業觀察)

9月起，儲存晶片價格漲勢兇猛，讓市場驚訝。與此同時，儲存產業鏈上的企業迎來業績爆發。國內“儲存一哥”兆易創新第三季度淨利潤暴增61%，市值也從年初的不到700億元增長至目前的超過1400億元。來自江蘇鹽城的創始人朱一明花20年時間布下的公司戰略棋局，迎來了收穫期。01 記憶體價格暴漲，“儲存一哥”站上風口“漲勢比黃金還快”，由AI需求引發的儲存晶片漲價風暴，正在蔓延全球。在儲存晶片瘋漲背後，一家國產晶片廠商成了“悶聲發大財”的贏家。很多人可能並不熟悉兆易創新，但從手機、汽車的儲存晶片，到模擬晶片，它的產品已覆蓋了普通人生活的方方面面。尤其是隨著消費電子產品逐漸告別“寒冬”，這家被稱為國內“儲存一哥”的晶片龍頭，再次站上了市場的風口。不久前，兆易創新發佈的2025年三季度財報顯示，公司單季度營業收入26.81億元，同比增長31.40%；歸屬於上市公司股東的淨利潤為5.28億元，同比大增61.13%。今年下半年以來，兆易創新股價不斷上漲。截至12月4日，其最新市值為1405億元，年內漲幅超過90%。兆易創新股價為何在近期迎來爆發？從大的市場環境看，隨著全球AI算力競賽趨於白熱化，三星、海力士等儲存巨頭將絕大部分產能押注在了更昂貴的HBM（高頻寬記憶體）上，海外儲存巨頭們的戰略大調整，給兆易創新等企業打開了市場“窗口”。晶片行業中，儲存晶片主要包括DRAM（動態隨機存取記憶體）、NAND Flash（快閃記憶體）和NOR Flash（唯讀儲存器）等類別。其中，DRAM廣泛應用於電腦記憶體，是市場規模最大的儲存晶片，它又根據應用場景分為多個類型，典型的就有DDR晶片和HBM晶片。DDR晶片廣泛用於PC、伺服器、資料中心及消費電子等領域，其中DDR3、DDR4晶片是兩代主流的儲存技術。HBM晶片有著高頻寬、低延遲的特性，目前主要應用於大模型訓練和高性能計算，堪稱儲存晶片行業皇冠上的“明珠”。巨頭們“轉舵”HBM晶片，直接擠壓了DDR4等成熟製程的產能空間，讓其產能急劇收縮。但是，隨著大量AI需求從雲端下沉到AI手機、AI眼鏡、AI PC等端側裝置，這些裝置需要更快的晶片讀取速度和更大的儲存容量，對DDR晶片的需求也在井噴。這種供需錯配下，巨頭們“看不上”的DDR3、DDR4晶片價格在近期暴漲。東海證券報告顯示，今年10月，常規的16GB DDR4晶片價格相較上月漲幅高達75.93%，常規的8GB DDR4晶片價格漲幅為30%左右，4GB的DDR3晶片價格漲幅達到41.66%。面對儲存晶片價格的漲勢，科技公司們紛紛開始搶購。據報導，華碩和微星等PC終端廠商正在現貨市場大量購買消費類DRAM。作為國內“儲存一哥”，兆易創新恰恰是國內這一領域產能準備充足的玩家。它主打的就是利基DRAM晶片市場，已經陸續推出DDR4、DDR3L及LPDDR4等系列產品。利基DRAM晶片不是電腦中頂級的16GB/32GB記憶體條，而是4GB、8GB這類容量較小、製程相對成熟的產品。這類產品利潤較薄，但在萬物互聯的時代，它們在智能冰箱、掃地機、汽車等智能終端裝置中是必不可少的。財報顯示，截至2025年第三季度，兆易創新的合同負債同比激增189%至2.19億元。市場對兆易創新的利基型DDR產品的需求正在大量提升。02 鹽城大佬朱一明的“闖關遊戲”兆易創新能有今天的行業地位，並非只憑趕上了市場風向的“運氣”。其創始人朱一明花了20年時間布下戰略棋局，帶領兆易創新完成了“三級跳”，支撐起它如今的千億市值。把時鐘撥回2005年，彼時剛從矽谷回國的朱一明計畫投身儲存晶片市場。不過，當時該市場幾乎已被三星電子、海力士、美光等國際巨頭瓜分殆盡，進入市場的資金要求高、技術壁壘極強。2005年，朱一明成立了一家名叫芯技佳易的公司（即“兆易創新”的前身）。他並未選擇與國際巨頭正面硬剛，而是另闢蹊徑，以SRAM（靜態隨機存取儲存器）作為切入儲存晶片市場的突破口。在實現關鍵技術突破後，公司逐步拓展至其他儲存晶片產品領域。2008年，芯技佳易進軍NOR Flash（程式碼儲存晶片），發佈了國內首顆採用SPI（序列外設介面）的NOR Flash。NOR Flash雖容量小，但具備隨機儲存、讀取快的特性，被廣泛應用於物聯網、汽車電子等領域。2010年，芯技佳易更名為兆易創新，並推出了512K至32M容量的NOR Flash。在三星、美光等巨頭逐步淡出NOR Flash市場時，兆易創新不斷推出產品，迅速在市場上站穩了腳跟，奠定了自己的業務基本盤。相關資料顯示，兆易創新NOR Flash產品的市場佔有率從2012年的3%一路提升，2024年在該領域全球市場份額約為18.5%，排名全球第二。對朱一明而言，公司發展過程中最驚心動魄的一步棋，是進軍DRAM業務，這也是如今兆易創新能接住AI時代紅利溢出效應的關鍵。當時，儲存晶片市場DRAM的市場規模遠超過NOR Flash，且國產化率不高，可以說是儲存晶片的核心戰場。2016年，兆易創新在A股上市後，就決定攻下DRAM這塊“硬骨頭”，並與國內企業長鑫科技簽署合作協議，共同開展研發。為此，朱一明在2018年還做出了一個大膽的決定：辭去兆易創新總經理職務，僅擔任董事長，親自掛帥出任長鑫科技全資子公司長鑫儲存CEO。目前，朱一明也是長鑫科技董事長。兆易創新與長鑫科技形成了深度繫結。要知道，行業中無晶圓廠模式（Fabless）公司的最大軟肋，就是產能不能自主。而兆易創新則可以通過長鑫科技代工製造DRAM產品。根據今年第三季度財報資料，兆易創新利基型DRAM產品（包括DDR4、LPDDR4）實現快速放量，第三季度收入佔比提升至30%以上。根據兆易創新公告，其從長鑫科技採購代工生產的DRAM相關產品，2025年預計交易額為11.61億元。通過與長鑫科技的代工合作，兆易創新獲得了DRAM的產能保障。在2025年這波儲存晶片“缺貨潮”中，其他晶片設計廠商還在苦求晶圓廠排期，兆易創新卻因為有了長鑫科技這個“兄弟”的產能支援，可以更加穩定地出貨。不過，業界的共識是，晶片行業有極強的周期性。如果一家公司只押注儲存晶片，也會面臨周期性波動的風險。2013年，朱一明決定跨界進入MCU（微控製器）領域。MCU，可以說是將CPU（中央處理器）、儲存器、定時器等核心部件整合在一塊晶片上的微型電腦。它與儲存晶片有著緊密關聯， 如果說MCU是指揮系統的“大腦”，那麼儲存晶片則是存放程式碼指令的“記憶”。這個思路很好理解：既然客戶買了儲存器，為什麼不順便把控製器也賣給他？在當時，這多少有些“不務正業”，但這讓兆易創新迅速切入了新的市場。進軍MCU業務後，兆易創新相當於同時打通了“儲存+控製器”的任督二脈，加深了兆易創新的護城河。目前，MCU已經成為兆易創新的“第二增長曲線”。財報顯示，2025年上半年，儲存晶片作為兆易創新的核心業務，實現了28.45億元的收入，佔總營收的68.55%，同比增長約9.2%；MCU實現營收9.59億元，佔總營收的23.11%，同比增速達到19.1%。03 押中端側AI，紅利還能吃多久？半導體行業發展史中無數個故事顯示，在晶片產品漲價後，往往緊跟而來的是殘酷的價格戰。兆易創新也需要手握更多籌碼，才能持續對抗行業的周期性波動。兆易創新目前吃到了儲存晶片需求和價格上漲的紅利。但它的DRAM業務目前在其總營收中佔比並不算高，目前其收入主要來源還是Nor Flash和MCU產品。它更需要重視的一個問題是，目前的儲存晶片市場紅利主要來源於巨頭公司產能轉移後，造成的市場“空窗”。一旦三星、海力士等巨頭的高端產能釋放完畢，或許會回過頭來重新擠壓利基DDR市場，而市場也存在需求轉冷的風險。接下來，兆易創新在技術迭代的同時，持續推進產能擴張，才有望實現真正的飛躍。對於DRAM業務，兆易創新的雄心不小。近期，公司在一次線上投資者關係活動上曾表示，“展望未來5年，對於國內30億~40億美元的利基DRAM市場，我們的目標仍是取得至少三分之一的份額”。兆易創新還在互動平台上表示：“2025年公司利基型DRAM業務營收有望超預期，達成同比增長50%的目標。今年下半年利基型DRAM收入有明顯增長，有望超越MCU業務成為公司第二大產品線。”當前，兆易創新正在加速自研DRAM的製程迭代，試圖向更先進製程突圍，提高在 DDR4和LPDDR4領域的話語權。 (芯師爺)

三足鼎立加劇。面對AI浪潮帶來的高頻寬記憶體需求激增，美國晶片巨頭美光科技做出了一項重大戰略決策：將96億美元投向西日本廣島，打造專注於AI記憶體晶片的新生產基地。據報導，美光科技將斥資1.5兆日元（約96億美元）在日本廣島現有廠區建設新工廠，專門生產用於人工智慧的高頻寬記憶體（HBM）晶片。新工廠將於2025年5月正式動工，預計2028年左右實現HBM晶片的規模化出貨，產品將主要供應OpenAI、Google雲、微軟Azure等全球頂級雲服務商和AI基礎設施企業，部分訂單還將覆蓋高性能計算及高端圖形處理領域，背後獲得了日本經濟產業省最高5000億日元（約32億美元）的補貼支援。美光此次投資選擇在日本廣島建廠並非偶然。這將是美光自2019年以來首度興建的新工廠，標誌著該公司在全球生產基地佈局上的重大調整。目前，美光在美國、台灣和日本都有主要生產基地，但其HBM生產重心一直擺在台灣。美光計畫在位於東廣島市現有廣島廠區內興建新廠，充分利用現有基礎設施、人才儲備和供應鏈網路。在供應鏈不確定性加劇的背景下，美光此次投資反映出全球晶片產業正在發生的深刻變革。報導明確指出，此舉旨在“避免先進晶片生產過度集中，並打造日本成為和台灣同等水準的先進半導體生產基地”。日本半導體復興的雄心美光的投資決策與日本政府重塑半導體產業的戰略高度契合。自2021年啟動半導體復興計畫以來，日本已預留約5.7兆日元預算，用於支援本土晶片製造業的發展。除了對美光的補貼外，日本政府也相繼補助了台積電和本土企業Rapidus等公司在日的投資活動。據報導，因應美光2023年以來在廣島廠區承諾的投資額將高達兩兆日元，日本經產省對美光的補助累計最高可達7745億日元。不僅如此，日本政府還在繼續追加預算支援AI和半導體領域。據最新報導，日本計畫追加約2525億日元（16億美元）的預算進一步促進AI及半導體發展。HBM格局生變 美光此次大規模投資，將深刻影響全球HBM市場競爭格局。根據Counterpoint統計，截至今年第二季度，韓國SK海力士在HBM市場以64%的份額領先，美光則以21%的市場份額位居第二。HBM晶片是AI計算的關鍵元件，與NVIDIA等公司的AI處理器協同工作，市場需求隨著AI浪潮爆發而快速增長。美光的新工廠將專門生產HBM晶片，這將直接增強其在全球HBM市場的競爭力和產能保障。與此同時，競爭對手SK海力士也在積極佈局，在最近的SC25技術會議上展示了其12層HBM4產品。該公司稱其HBM4產品具有2048個輸入/輸出通道，比上一代增加一倍，頻寬顯著提升，功率效率提高超過40%。美光廣島新廠的技術佈局也值得關注。報導指出，美光計畫生產“下一代”高頻寬記憶體晶片，這意味著新工廠很可能直接瞄準更先進的HBM4技術。報導進一步證實，美光今年5月已在廣島廠匯入用於先進製程的極紫外光（EUV）裝置， “有機會支援下一代HBM4”。HBM4被業界視為下一代AI記憶體的關鍵技術。SK海力士稱其12層HBM4是“最適合超高性能AI計算系統的解決方案”。美光在日本廣島大力投資HBM4生產能力，表明該公司決心在下一代AI記憶體技術競爭中搶佔先機。美光在日本的大規模投資，折射出全球AI記憶體市場競爭的加劇。隨著OpenAI、Meta Platforms等科技公司對AI晶片需求的激增，HBM作為AI訓練和推理的關鍵元件，已成為全球晶片製造商的必爭之地。除了美光和SK海力士，三星電子也在積極擴大HBM生產。日本通過巨額補貼吸引美光投資，旨在重建其在半導體製造業的領先地位。而美光通過在日本擴大產能，既降低了地緣政治風險，又獲得了政府資金支援，還靠近了重要的亞洲市場和供應鏈。這種政府與企業的合作模式正在全球半導體行業形成趨勢。全球半導體製造業的天平正在悄然改變。隨著美光96億美元資金的注入，日本廣島這座曾經以和平公園聞名的城市，正在成為全球AI晶片供應鏈的關鍵節點。到2028年新工廠投產之際，目前韓國企業在HBM領域64%的市場份額格局能否被打破，答案或許就藏在這次跨越太平洋的戰略佈局中。 (半導體產業縱橫)

近日，據韓國媒體Thelec報導，韓國知識產權振興院（KIPRO）研究員Kim In-soo 接受其採訪時表示，雖然韓國存儲晶片廠商在製造與堆疊HBM方面表現優異，並佔據大半HBM市場，但原材料與裝置卻過度依賴海外公司，加上面臨與HBM相關的混合企業專利根據市場研究機構Counterpoint Research公佈的資料顯示，在今年第二季全球HBM市場，韓國SK海力士以高達62%的份額穩居第一，韓國三星電子份額為17%，美光的份額為21%。也就是說，韓國SK海力士和三星電子共同佔據了全球79%的市場份額。但是，根據KIPRO分析，美國的Adeia和台積電是HBM製造所需的混合鍵合技術的領導者。此外，中國大陸長江存儲也是其中之一。Kim In-soo 表示，其研究團隊利用AI 技術審查2003年到2022年之間，在韓國、美國、日本、歐洲與中國公開的超過10,000件相關專利，發現從專利品質與市場價值來看，Adeia 擁有最具價值的專利。Adeia 擁有從Ziptronix 取得的直接鍵合互連與低溫直接鍵合等核心技術專利，並透過旗下Invensas 與Tessera 等公司，也已取得大量混合鍵合專利組合。另根據K-PEG 評級，台積電擁有A3 等級以上的高品質專利數量中排名第一，三星排名第二，美光和IBM 緊追在後。報導還稱，台積電的SoIC 技術具有高價值。目前中國也在儲存領域的專利也在快速成長，例如長江存儲也掌握包括Xtacking 在內的核心技術。這些專利橫跨韓國、美國、日本、歐洲與中國註冊，意味著韓國企業可能隨時捲入專利訴訟。值得一提的是，今年2月，三星電子已與中國儲存晶片廠商長江存儲簽署了開發堆疊400多層NAND Flash所需的「混合鍵合」（Hybrid Bonding）技術的專利授權協議，以便從其第10代（V10）NAND Flash產品（430層）開始使用該專利技術來進行製造。而三星之所以選擇向長江存儲取得「混合鍵合」專利授權，主要由於目前長江存儲在「混合鍵合」技術方面處於全球領先地位。並且三星經過評估認為，從下一代V10 NAND開始，其已經無法再避免長江存儲專利的影響。目前混合鍵合技術主要有兩類，晶圓到晶圓（Wafer-to-Wafer, W2W）和裸片到晶圓（Die-to-Wafer, D2W）。 CBA架構的NAND正是基於W2W的混合鍵合技術，省去了傳統晶片連接中所需的「凸點」（Bump），形成間距為10μm 及以下的互連，使得電路路徑變得更短、I/O密度大幅提升，從而顯著提高了傳輸速率，並降低了功耗，同時還減少晶片內部的機械應力，提高產品的整體可靠性。同時，由於堆疊層數越來越高，未來NAND Flash前端的整合也由原來的NAND陣列（Array）+CMOS電路層堆疊，轉向NAND陣列+NAND陣列+CMOS電路層堆疊，因此也帶來更多的「混合鍵合」需求。可以說，對於3D NAND廠商來說，要發展400層以上的NAND堆疊，混合鍵合技術已經成為了一項核心技術。Kim In-soo 指出，雖然韓國持有第二大規模HBM 相關專利，但其質量與影響力“低於平均水平”，因為韓國在核心裝置與材料上依賴進口，對國內企業構成風險。相關公司目前可能仍傾向於透過不公開的協商方式簽訂授權協議，但從2026年混合鍵合開始商業化後，這些問題可能最終演變成訴訟。 （芯智訊）

今年下半年，由於來自人工智慧（AI）的需求大漲，導致全球DRAM市場供不應求，不僅DRAM合約價格持續大漲，現貨市場更是漲幅驚人。這也使得眾多的終端裝置廠商成本壓力倍增。那麼，2026年DRAM市場趨勢如何，是否仍將供不應求，價格將會繼續上漲多少？2025年11月27日，由研究機構TrendForce集邦諮詢主辦的“MTS 2026儲存產業趨勢研討會”在深圳舉辦。會上，TrendForce半導體研究處資深研究副總吳雅婷分享了2026年DRAM記憶體產業發展趨勢。2026年DRAM供應將增長20%，HBM在總供應當中佔比為9.1%根據TrendForce的預測，從供應端來看，2025年全球DRAM供應將同比增長24%，2026年將同比增長20%。從具體的記憶體類型來看，在2025年的DRAM供應當中，HBM同比大漲了88.1%，消費類記憶體同比下滑1.2%，用於圖形處理的視訊記憶體同比下滑0.3%，移動端記憶體同比增長了23.3%，伺服器記憶體同比增長了28.4%，PC端記憶體同比增長4.4%。但是，從2026年的DRAM供應來看，HBM的增長幅度降至38.2%，消費類將增長6.2%，視訊記憶體將增長23.6%，移動端將增長17.3%，伺服器將增長23.1%，PC端將增長5.1%。從各類型記憶體總體的供應量當中的佔比來看，2025年HBM供應雖然增長很快，但佔比只有7.9%，即便是到2026年佔比也只有9.1%。佔比最高的還是伺服器記憶體，2026年的佔比將達39.2%，相比2025年增長了1.2個百分點。移動端的記憶體佔比位居第二，2026年佔比將達35.3%，相比2025年降低了0.7個百分點。2026年佔比同樣出現下滑的還有消費類和PC記憶體，分別為5.4%（同比減少了0.7個百分點）和8.2%（同比減少1.1個百分點）。DRAM供應將持續轉向AI和伺服器吳雅婷指出，自 2024 年以來，AI 和伺服器對 DRAM位元的消耗急劇增加。預計這一趨勢將持續下去，到 2026 年將佔據總 DRAM 供應量的66%。這主要是由於Al和伺服器DRAM產品的利潤率遠高於其他消費類DRAM，促使上游的DRAM原廠將更多產能供應給這類客戶。此外，Al 和 伺服器DRAM消耗不再僅限於 HBM 和 DDR5，它還擴展到 LPDDR 和 視訊記憶體。而這無疑將會進一步擠壓消費類應用的產能。吳雅婷解釋稱，比如Nvidia RTX Pro 6000系列就配備了96GB 超高速 GDDR7 ，這類產品就佔據了非常多的消耗量。還有在一些AI應用中，主機板上會整合越來越多的LPDDR記憶體。這些會一直在排擠消費類產品所需的DRAM供應。“我們認為這個趨勢是不可逆的，2027年這一佔比可能會提升到70%以上。我們所預測的66%或者70%的數字，都是實際的消耗量。如果再加上一些客戶的額外購買的庫存，那麼能夠分配給到PC、智慧型手機或其他消費類終端的DRAM產能就更少。”吳雅婷強調道。DRAM原廠的資本支出將持續增長而為了增加Al和伺服器所需的DRAM（包括HBM）的供應，2025年三星、SK海力士、美光這三大DRAM原廠都在積極推動工藝的遷移，比如將DD4產線轉產DDR5，升級原有的DDR5產線轉向HBM，以及對於部分產能的擴展，這也導致DRAM原廠整體的資本支出同比增長超過80%。隨著AI和伺服器 DRAM 需求保持強勁的勢頭，2026年的需求前景仍然樂觀。因此，儘管2025年的基數較高，但DRAM原廠2026年的資本支出仍將達到同比23%的增長。但是，這個增長也同樣是來自於頭部的三大DRAM原廠。而中國大陸的DRAM廠商由於裝置採購的限制，資本支出增長將會畢竟有限。總體來看，雖然DRAM原廠的整體資本支出在增長，但是在2026年能增加產出的量依然還是非常少。DRAM原廠新建產能將優先滿足HBM供應DRAM原廠目前新建的產能相對比較有限，在AI旺盛的需求和高毛利率的驅動下，預計也將優先滿足HBM供應。具體來說，三星在韓國新的P4L廠的潔淨室是來自其NAND Flash產線，並計畫在2025年完成DRAM潔淨室的建造，並於2026年開始生產。SK海力士在韓國新建的M15X晶圓廠投入超過20兆韓元，該廠位於M15附近，並專注於生產1b DRAM，用作HBM3E的核心晶片。據悉，M15X計畫於2025年底實現量產，初期月產能為3.5萬片晶圓，未來預計可擴大至5.5萬至6萬片。SK海力士在韓國Yongin的新晶圓廠第一階段計畫於 2025 年開始建設，並於 2027 年第二季度竣工，預計到2027年底開始貢獻產出。相比之下，美光在目前正在新建的產能相對多一些。比如，在台灣的A5工廠，主要是擴大HBM堆疊能力，目前正計畫破土動工；美光在美國的ID1晶圓廠位於愛達荷州博伊西市美光研發中心附近，奠基儀式於 2024 年舉行，預計新晶圓廠將於2027年上半年開始生產晶圓；在美國的ID2晶圓廠的第二階段將在第一階段晶圓廠完工後開始建設，並比N.Y.Fab更早進入大規模生產；位於美國的N.Y.Fab目前仍處於準備階段，計畫於 2025 年底開始破土動工，預計將於2030年前進入量產階段；位於日本廣島工廠預計將於 2026 年開始建設，主要將用於HBM相關生產。南亞科技在台灣新建的5A晶圓廠於去年破土動工，新工廠的建設計畫於2026年完工，預計將於2027年量產。整個工廠的產能計畫為4.5萬片。所以，從目前已經公佈的新的產能建設計畫來看，2026年能夠供給市場的新增的產能比較有限，大多數都是要等到2027年底才能開出。2026年LPDDR5X需求將暴漲169%預計在2026年，隨著CSP擴大資本支出，並計畫採購更多的輝達 GB300和VR200機架解決方案，NVL機架的總出貨量可能達到約5.9萬個（高於之前估計的5.5萬個），這將使GB300/VR200 機架Al伺服器的份額達到伺服器總出貨量的7%左右，相比2025年增加了3個百分點。此外，Grace CPU和Vera CPU還可以獨立部署在其他通用伺服器應用程式中，預計到2026年，其份額預計將上升到3.5%左右。基於上述情況，輝達GB/VR機架需求的增長預計將進一步推動Grace和Vera CPU需求（搭配使用LPDDR5X）達到約280萬台（高於之前估計的230萬台），同比增長率約為71%。因此隨著這些輝達AI伺服器出貨量的增長，將使得其對於LPDDR5X的需求持續增長，預計將會佔據2026年系列總產能的4%。以上是對於實際需求的預測，但是輝達會傾向把庫存建得更高，所以保守的估計，輝達真正購買的LPDDR5X系列的量應該會是整個產業的5%到6%。根據TrendForce的預測資料顯示，2025年市場對於LPDDR5X的需求同比增長558%，2026年還將繼續增長169%。預計2025-2030年的年複合增長率將會高達51%。而對於LPDDR5X的整體需求當中，來自輝達AI/伺服器的需求佔據了極高的比重。智慧型手機加速轉向LPDDR5(X)，將面臨AI需求競爭目前智能智慧型手機記憶體解決方案基本都是LPDDR4、LPDDR5。但是由於上游原廠逐步停止LPDDR4的供應，產線轉產新製程，使得LPDDR4缺貨漲價，並且是不可逆的，所以手機廠商也需要加速轉向最先進的LPDDR5/LPDDR5X。從整個LPDDR的生產供應來看，2025年LPDDR4(X)在總的LPDDR供應當中的佔比為39%，隨著三大原廠的逐步停產，預計2026年佔比將會降低至26%。相比之下，LPDDR5(X)的供應佔比將從2025年的60%快速提升到2026年的73%。根據TrendForce的預計，從智慧型手機生產的角度來看，LPDDR5(X) Gb當量預計將在2025年佔比52%，在2026年將提升至66%。2025年配備LPDDR5(X)的智慧型手機將佔智慧型手機總產量的37%，到2026年將佔51%。正如前面所提到的，除了智慧型手機加速轉向LPDDR5(X)之外，很多AI應用也在擴大LPDDR5(X)的匯入。這也使得手機廠商所需的產能將會受到一定程度的排擠。因為對於DRAM原廠來說，將LPDDR5(X)做成面向的AI的產品供給AI客戶，相比供給手機廠商，會有高達50%到60%的溢價。吳雅婷指出：“我們預估明年LPDDR的產出中超過70%是LPDDR5。但這不代表LPDDR5不會缺貨，主要原因是手機的需求會跟AI的需求互相競爭。所以讓LPDDR5的供給緊張，再加上LPDDR4的供給減少，所以在2026年智慧型手機的成本壓力就會上升很多。”由於DRAM及NAND Flash採購成本的持續上升，智慧型手機廠商本身毛利就不高，因此必然需要通過對手機進行漲價來抵消成本增長壓力。資料顯示，LPDRAM價格在2025年下半年整體上漲了50%以上，一些智慧型手機品牌已經調漲零售價格作為回應。但是這也將導致客戶的購買需求被抑制。另一方面，手機廠商對於產品的規格的升級將會進一步放緩，甚至可能為了抵消成本上漲壓力和避免價格上漲，進而削減產品的記憶體和儲存配置。伺服器市場對於儲存需求將保持快速增長從需求端的各個市場的發展來看，2025年筆記型電腦市場和智慧型手機市場的增長率分別為5%和2%，但是由於儲存晶片（包括DRAM和NAND Flash）價格持續上漲，迫使PC廠商和智慧型手機提升產品售價，這將會抑制客戶的購買需求，預計將導致2026年出貨將分別同比下滑3%和2%。相比之下，通用伺服器和AI伺服器市場仍將會繼續增長，2025年增長幅度分別為8%、25%，2026年將分別繼續增長9%、24%。從這些市場對於DRAM和NAND Flash的需求來看，2025年來自筆記型電腦的需求分別增長了14%和3%，預計2026年將繼續分別增長10%和6%；2025年來自智慧型手機的需求分別增長了9%和11%，預計2026年將繼續增長8%和8%。相比之下，通用伺服器和AI伺服器對於DRAM和NAND Flash需求將保持高速增長。其中，通用伺服器對於DRAM需求，預計2025年同比增長19%，2026年將繼續同比增長20%；通用伺服器對於NAND Flash的需求，預計2025年同比增長30%，2026年同比增長19%。AI伺服器對於DRAM需求方面，預計2025年LPDDR需求同比大漲67%，RDIMM同比增長31%；2026年LPDDR需求同比增長15%，RDIMM同比增長21%。AI伺服器對於NAND Flash需求方面，2025年同比增長50%，2026年將繼續大漲70%。通用伺服器和AI伺服器對於DRAM需求的增長，主要來自於微軟、亞馬遜、Google、Meta、甲骨文、字節跳動、阿里巴巴、騰訊雲、百度讀等頭部的雲服務（CSP）廠商需求的增長。今年9月份的時候，儲存出現供應緊張的跡象，隨後美系五大雲端業者已經看到2026年的DRAM缺貨是不可能改變。客戶搶不到貨，就會傾向把第二年想要的需求量放得更大，所以就造成缺口越來越大。吳雅婷表示：“我們觀察到，CSP廠商與DRAM供應商關於需求的討論已經不是針對2026年，因為2026年的缺貨已經無解，所以現在更多的討論是在鎖定2027年甚至2028年的供應。不排除價格一直上漲的情況下，他們有更大的誠意，比如先付款，支援DRAM原廠的資本支出，以鎖定未來的產能。這就是我們現在看到的情況，這種情況在之前從來沒有發生過。”2026年DRAM供應缺口將持續增在總結來說，儲存市場的需求增長主要是由伺服器市場驅動，尤其是北美CSP訂單的穩定增長。疊加Al伺服器部署的快速推進，2026年的對於DRAM的需求將同比增長26%，比2025年的22%增長率進一步上升。雖然PC和智慧型手機的對於NAND Flash需求增長有限，但AI應用將推動企業級SSD的強勁需求增長，推動2026年整個市場對於NAND Flash同比增長21%。需要指出的是，前面的預測資料就有提到，2026年全球DRAM供應同比增長幅度只有20%，現在預測的2026年DRAM需求增長是26%，這也意味著整個2026年將至少存在6個百分點的供應缺口。而這當中還沒有考慮到庫存狀況，以及客戶在搶不到足夠DRAM供應的情況，會增加下單超過實際需求的量。所以，實際的缺口會更大。2026年DRAM價格將上漲58%根據TrendForce的預計，2026年DRAM市場的供應量將為1740億個單位（2Gb）容量，同比增長20%；營收規模將會達到3010億美元，同比大漲85%；平均單價約為1.63美元，同比上漲58%。2026年NAND Flash市場的供應量將為11220億個單位（8Gb）容量，同比增長21%；營收規模將會達到1110億美元，同比大漲59%；平均單價約為0.1美元，同比上漲32%。談到DRAM缺貨問題，不可迴避的最為關鍵的一個原因在於輝達等AI晶片廠商對於HBM的龐大需求。而HBM的生產就需要大量的DDR5顆粒。根據此前美光公佈的資料，要產出一份HBM產能，就需要消耗三份的DDR5產能。這也造成了巨大的DDR5的產能消耗，而DRAM原廠都在積極地擴大利潤率更高的HBM產能供應給AI晶片客戶，這也成為了DRAM產能緊缺的關鍵原因。吳雅婷表示，今年第四季度DRAM合約價格變化很快，從最初的每個季度報價，到後面每個星期要改一次。現在多家原廠都停止了報價，他們都不希望自己的漲價幅度低於別人，所以他們輪流暫停報價，每一次報價出來的金額都比上一次高。如果排除HBM的部分，今年第四季度消費類DRAM的漲價幅度接近50%，不排除還有上修的空間。但是上修的空間並不會太大。基本上可以反映明年第一季度的漲幅。從2026年的每個季度的不同類型的DRAM價格漲幅來看，明年上半年消費類DRAM的漲幅會比較明顯。各個類型的DRAM都會持續缺貨，原廠輪流停止報價、漲價、競價的行為模式短期可能不會改變。到明年第四季度，各類型DRAM的漲幅預計將會縮小。小結：以上一個DRAM上升超級周期為例來看，當時是在2016年-2018年間，主要是由通用伺服器需求驅動的，DRAM價格持續上漲了約9個季度。但是，當前這一輪DRAM價格上漲則是由AI伺服器和通用伺服器高通驅動的，並且還存在著結構性的產能轉換和多個維度的需求競爭，情況更為複雜，短缺和漲價可能將會持續更長時間，預計2026年一整年都會面臨供應緊缺和漲價的問題。因此，當前的儲存市場已經成為了買方市場，儲存晶片原廠將會持續提高合約價，並且有意地控制擴產，以期儘量將儲存的供應持續維持在供不應求的狀態，同時推動儲存價格持續上漲並維持高位。儲存晶片原廠當前擴大資本支出新建的產能，等產能開出也要2027年底了，對於2026年和2027年影響有限。或許2028年之後會不會有更多的新的儲存晶片產能供應出來，但是屆時需求可能也會跟上來。所以，對於買方來說，接下來將會面臨殘酷的DRAM供應爭奪戰。由於雲端CSP廠商對於DRAM需求量大且財大氣粗，更容易鎖定原廠的DRAM產能供應，並且會排擠原廠對於消費類DRAM的產能供應。相比之下，手機、PC等終端裝置廠商將會面臨較大的挑戰（畢竟惠普這樣的PC大廠的營業利潤率也就5.8%），特別是對於中小型電子產品廠商來說關乎生死存亡。 (芯智訊)

在AI晶片快速發展的浪潮中，GPU、AI ASIC等高性能計算（HPC）核心，以及HBM（高頻寬記憶體），正成為採用 2.5D/3D 封裝技術的高端產品的主力軍。先進封裝平台對於提升器件的性能和頻寬至關重要，其重要性已使其成為半導體領域最熱門的話題，熱度甚至超越了以往的尖端工藝節點。近期，有關英特爾的先進封裝技術 EMIB 正被科技巨頭蘋果和高通評估的消息引發了廣泛關注：蘋果在相關招聘資訊中，尋求熟悉 CoWoS、EMIB、SoIC、PoP 等技術的 DRAM 封裝工程師；高通也在招募資料中心產品管理總監，要求熟悉英特爾EMIB技術。雖然這些動作尚不意味著兩大晶片設計巨頭已正式轉向，但它們明確透露出全球頂級自研晶片企業正在積極評估英特爾作為台積電之外的潛在替代方案。圖片來源：高通公司而在AI晶片的先進封裝領域，台積電、英特爾和三星已經形成了“三強鼎立”的格局。由於自身定位不同，這三家公司在產業鏈中也承擔著不同的封裝角色。據Yole Group的分析，短期來看，2025年第二季度先進封裝收入將超過120億美元。在人工智慧和高性能計算強勁需求的推動下，預計下半年市場表現將更加強勁。長遠來看，2024年先進封裝市場規模約為450億美元，預計將以9.4%的強勁復合年增長率增長，到2030年達到約800億美元。台積電：GPU與超大規模 HBM 的唯一答案台積電 CoWoS（Chip-on-Wafer-on-Substrate）是台積電開發的一種2.5D先進封裝技術，它允許將包括邏輯晶片、儲存器晶片和模擬晶片在內的多個晶片並排整合在高密度矽中介層上。CoWoS技術於2010年代初推出，經過近十年的持續迭代，已經成為全球高頻寬封裝的事實標準。目前使用 CoWoS 的廠商包括：輝達（H100、H200、GB200 皆採用 CoWoS 或 CoWoS-L）、AMD MI300 系列、Broadcom AI ASIC、Marvell部分加速晶片。其成熟度無可替代，但其問題同樣無可避免。第一，CoWoS產能嚴重不足：被輝達長期鎖死。外媒普遍估計，僅輝達一家就佔用CoWoS超過一半的產能。瑞銀預計，受Blackwell、Blackwell Ultra以及Rubin驅動，2026年輝達對CoWoS晶圓的需求量將達到67.8萬片，較今年增長近40%；另外，預計到2026年，輝達的GPU總產量將達到740萬片。加上 AMD、Broadcom，CoWoS進入“排隊周期 > 產品生命周期”的極端狀態。這意味著蘋果、高通、博通在評估新晶片封裝時，會處於“排不到隊”的被動局面。根據台積電在2025年第三季度的財報披露，高性能計算（HPC）業務的銷售額環比持平。台積電強調，這並非是AI需求有所減弱。恰恰相反，實際需求比公司在三個月前的預期更為強勁。營收增長的主要瓶頸在於先進封裝產能不足，特別是 CoWoS 技術，它限制了 HPC 產品的出貨量。對此，台積電正在緊鑼密鼓的擴產CoWoS產能。據大摩的預估，台積電計畫2026年底前將其CoWoS產能從原先預估的100kwpm（千片／每月）擴大20%以上。目前預期CoWoS產能將達到至少120-130kwpm。第二，大中介層成本高昂，封裝BOM成本飆升。CoWoS的鐳射中介層面積高達數百平方毫米，且是65nm/45nm等成熟節點，但仍貴。在先進封裝報價中，中介層往往佔據50%-70%成本。在某些客戶案例裡，“封裝比晶片本體更貴”。CoWoS-S第三，HBM堆疊越多，CoWoS熱密度越難管理。H200、GB200的HBM堆疊量比H100 更高，封裝區熱點進一步集中。總的來說，CoWoS是最好的選擇，但不是人人都買得起，也不是人人都排得到。台積電 SoIC（3D 堆疊）雖然能加速發展，但對成本與良率的壓力極大。英特爾EMIB成為Plan B如果說台積電CoWoS是“高頻寬王者”，那麼英特爾的EMIB + Foveros組合，則是靈活性、成本結構與本土化供應鏈的集合體。過去10年，業界討論英特爾更多集中在製程節點落後，但忽略了一個事實：英特爾在先進封裝上，是最早、也是最激進投入的玩家之一。如今，隨著蘋果、高通等頂級晶片廠開始招募 “EMIB Packaging Engineer”，英特爾的封裝技術路線首次進入全球手機SoC、大型ASIC客戶的審視窗口。那麼，為什麼是 EMIB？EMIB結構圖（來源：英特爾）EMIB（Embedded Multi-die Interconnect Bridge）本質是一種嵌入式矽橋——不是覆蓋整個封裝，只在需要高速互聯的局部區域增加高密度矽布線。如下圖所示，EMIB是在基板腔體中放置矽橋，並通過粘結劑固定；隨後在其上方疊加介電層和金屬走線層。通過在Chiplet上結合兩種不同的凸點間距（bump pitch），EMIB 可實現成本高效的異構整合，並支援超大規模的系統擴展。據英特爾的材料顯示，EMIB 是業界首個在封裝基板中嵌入矽橋的2.5D互連解決方案。自2017年以來已進入大規模量產，並被應用於伺服器、網路和高性能計算等領域的產品中。相比CoWoS：從架構上來看，CoWoS使用的是整塊大中介層，EMIB是小片矽橋按需嵌入，佔用的空間非常小。因此不會影響輸入/輸出（I/O）訊號的平衡，也不會破壞系統的電源完整性（power integrity）特性。這與完整的大面積矽中介層形成鮮明對比：在使用矽中介層的方案中，所有訊號和電源通孔（vias）都必須穿過中介層，帶來額外阻抗與噪聲；從成本上來看，由於CoWoS的中介層面積大，因而也會相對更貴一些；靈活度方面，CoWoS是固定面積、適合大晶片，EMIB更加適合定製ASIC、小型Chiplet；從散熱上來看，EMIB的局部互聯反而便於散熱。EMIB還具有三項關鍵優勢：支援超大規模、異構die組合，並允許高度定製的封裝佈局。能夠在相鄰die之間實現高速資料傳輸，同時僅需簡單的驅動/接收電路。可以為每一條die間互連單獨最佳化，通過為不同鏈路定製橋接結構，實現最佳化設計。因此，EMIB不是為GPU這種“記憶體頻寬怪獸”準備的，它的最佳舞台是：定製ASIC、AI推理晶片、基站/網路加速器、SoC級模組化設計、UCIe/Chiplet 互聯實驗平台等等，也就是說：EMIB的價值不是“更強”，而是“更通用、更靈活”。這恰恰是蘋果/高通/博通在下一代架構設計中需要的能力。據瞭解，英特爾也在繼續擴展其EMIB組合，隨著對更高電源供給能力的需求不斷提升，英特爾在其EMIB-M中將金屬-絕緣體-金屬（MIM）電容整合到矽橋中，以增強電源傳輸能力。在其EMIB-T方案中加入了矽通孔（TSV）。EMIB不僅可用於2.5D封裝，當EMIB與Foveros 2.5D 和 Foveros Direct 3D 結合使用時，能夠構成更具靈活性的EMIB 3.5D方案。黃仁勳先前也公開稱讚過Foveros，產業對其技術成熟度並非沒有信心。英特爾先進封裝的演進（來源：英特爾）EMIB 3.5D是一種混合式架構，它在同一個封裝中結合了：EMIB的矽嵌入式橋接、Foveros 的先進晶片堆疊（die stacking）工藝。這種混合架構利用Foveros的垂直堆疊能力（vertical stacking），再疊加EMIB的橫向高密度互連，從而在：封裝尺寸、計算性能、能耗表現、成本效率之間取得更優的平衡。EMIB 3.5D 解決了傳統封裝架構中的諸多限制，包括：熱翹曲、光罩（reticle）尺寸上限、互連頻寬瓶頸，它能顯著擴大封裝內部可利用的矽面積，為建構高度複雜的多晶片系統提供更大的設計空間。除了技術上的優勢之外，美國本土封裝產能也成為地緣政治驅動的“第二供應鏈”。台積電封裝集中在台灣（高雄、竹南），韓國三星封裝集中在韓國/東南亞，而英特爾正在美國本土建構先進封裝生產基地：包括新墨西哥州 Fab 9 / Fab 11x、俄亥俄州未來封裝線、萊克福裡斯特（加州）封裝研發線。對於美國本土雲廠商、AI 晶片企業的供應鏈來說，本土生產+高度可控+不依賴東亞封裝的優勢，遠大於單純的成本因素。因此，英特爾封裝不是“技術佔優”，而是產業鏈安全佔優。三星：從HBM供應鏈反向切入先進封裝三星封裝，更像是從 HBM 供應鏈“反向”切入 AI 時代的關鍵節點。如果三星 HBM 能全面滿足輝達等頭部客戶的要求，它就有機會借助 HBM 的供應鏈話語權，在封裝路線選擇乃至系統架構協同上獲得更大影響力。三星的代表性先進封裝技術主要是I-Cube（2.5D封裝）和X-Cube（3D封裝），其中I-Cube又包括I-Cube S/E兩種。與台積電的CoWoS、英特爾的EMIB/Foveros不同，三星的I-Cube技術是從“HBM 供應商角度”出發反向設計的，因此技術路徑明顯不一樣。具體而言，I-Cube S是大矽中介層（Si Interposer）的2.5D方案。I-Cube S與台積電的CoWoS-S 的架構幾乎同源：互聯方面都是使用整塊矽中介層、成本普遍中等偏高、頻寬支援 HBM3 / HBM3E（如下圖所示）。I-Cube S（來源：三星）那麼此處我們可以再來複習一下，為何要使用大的矽中介層？這主要是因為HBM堆疊需要極高的IO密度，高頻寬x多通道能夠跨越大的橫向面積，採用中介層布線可以非常寬裕，訊號完整性（SI）也更優，電源配送網路（PDN）也更紮實，比較適合大功耗晶片。I-Cube E則是使用Si Bridge + RDL Interposer的混合型低成本方案。如下圖所示，它沒有整塊矽中介層，取而代之的是RDL Interposer（扇出型重布線中介層），下層用 Si Bridge Die（小尺寸矽橋） 提供局部高密度互聯，類似英特爾EMIB的概念。I-Cube E在3D封裝領域，X-Cube是三星先進封裝技術的一個巨大飛躍。其核心方法採用在 Z 軸上堆疊邏輯裸片的方法，顯著提高了動態鍵合能力。憑藉這些創新，三星得以快速推廣其 Chip-on-Wafer (CoW) 和銅混合鍵合 (HCB) 技術。通過增加每個堆疊的晶片密度，X-Cube 進一步提升了產品的速度和性能。銅混合鍵合是X-Cube實現高密度互連的關鍵技術。從晶片佈局靈活性的角度來看，HCB 技術相較於傳統的晶片堆疊技術具有極大的優勢。三星Foundry正在積極開發超精細的銅混合鍵合技術，例如低於4微米的連接規格，以實現更高密度的3D堆疊。小結總的來看，如果說台積電的先進封裝更側重於圍繞以 NVIDIA 為代表的高端無晶圓廠客戶，英特爾則是在“為自家產品與潛在代工客戶重構一條新路徑”；相比之下，三星則主打HBM 疊加自家邏輯晶片或客戶 SoC 的一體化方案。AI晶片代工領域的競爭，早已不再是單一封裝工藝的比拚，而是在算力架構、供應鏈安全、資本開支和生態繫結之間的綜合博弈。對下游晶片設計公司而言，如何在不同封裝陣營間進行路線規劃、風險避險和長期產能鎖定，將直接決定下一輪 AI 產品的性能上限與交付確定性。而對包括中國在內的本土產業鏈來說，先進封裝既是被重塑的變數，也是難得的“換道超車”窗口。 (半導體行業觀察)

分享幾份海力士過去幾年的優秀論文，這些論文聚焦高頻寬記憶體（HBM）及 DRAM 的先進封裝與整合技術，覆蓋 2.5D/3D SiP、堆疊工藝、熱管理、可靠性最佳化等核心方向，主要是為了面向 AI、HPC等對記憶體要求極高的場景，解決傳統封裝面臨的熱阻過高、堆疊密度不足、可靠性差的瓶頸。報告列表HBM 技術演進、當前挑戰及未來方向MR-MUF工藝在 HBM 晶片到晶圓堆疊中的應用2.5D SiP 整合 HBM 的結構表徵與可靠性驗證C2W混合鍵合技術在 HBM 中的應用W2W混合鍵合技術在商用 DRAM 中的應用關鍵資訊摘錄1 HBM技術演進、當前挑戰及未來方向生成式 AI 等場景推動記憶體頻寬 / 容量需求激增，HBM從HBM1（2014）迭代至HBM3E（2024），面臨頻寬擴展、散熱、功率、堆疊密度四大挑戰，未來需通過介面擴展、工藝融合、架構創新突破性能瓶頸。技術演進：HBM3E 頻寬 1.18TB/s、容量 36GB（12Hi），HBM4 計畫採用 2048 位介面（現有 1024 位）；核心解決方案：MR-MUF 工藝（散熱提升 10%）、混合鍵合（減少堆疊高度）、邏輯工藝整合基片（功耗降低 50%）；未來方向：近記憶體處理（Near-Memory Processing）、SERDES IP 整合、Si 橋接擴展 SiP 尺寸。2 MR-MUF工藝應用2.5D SiP 中 HBM 性能提升導致散熱問題加劇，傳統 TC-NCF（熱壓鍵合 + 非導電膜）工藝受限於鍵合壓力，無法增加金屬凸點數量，熱阻較高。報告通過最佳化LMC 樹脂（選擇低翹曲的 LMC C）和 MUF 材料（77% 填充率、3μm 最大填充尺寸、最佳化 SRA 含量），調整晶片貼裝順序（從垂直改為平面），擴展無虛焊的晶片翹曲範圍至 ±30μm，採用面朝下模塑 + 蛇形塗膠圖案，消除間隙填充空洞（空洞率 0%），成功實現 8Hi HBM 堆疊，相較 TC-NCF 工藝，記憶體晶片最高結溫降低 14℃，封裝可靠性通過 JEDEC 全項測試。3 2.5D SiP整合HBM的結構表徵與可靠性驗證2.5D SiP 尺寸擴大（Si 中介層達 3X 掩範本）、HBM 數量增加（最多 8 顆），導致熱應力和機械應力劇增，傳統代理封裝無法復現真實失效場景。報告研究發現，側模越寬，第一核心晶片應力越大（Product C 較 A 高 13%）；MR-MUF 工藝的頂 die 抗凹陷能力比 TC-NCF 高 60%；在 300℃+270N 的極端 TCB 工藝下，無焊橋和分層，通過 uHAST/TC/HTS 全可靠性測試。因此，MR-MUF 工藝的 HBM 在大尺寸 2.5D SiP 中具備優異的熱 / 機械應力抗性，可靠性滿足量產要求。4 C2W混合鍵合技術HBM 需更小凸點間距、更高堆疊密度和更低熱阻，傳統微焊點 + 聚合物底部填充結構無法滿足，且 C2W 堆疊易受顆粒污染和 Cu pad 氧化影響。報告開發臨時鍵合 / 解鍵合材料，控制 Cu pad 氧化和凹陷（≤-4nm 易失效）；最佳化電漿體處理參數，延長 Q-time 至 24 小時無空洞；設計柔性凸面鍵合工具 + 一體化堆疊裝置，減少顆粒誘導空洞；採用低 CTE 環氧模塑料（EMC）緩解應力。HBI 技術使 HBM 熱阻降至傳統工藝的 20% 以下，堆疊高度減少 15%，電氣性能與傳統 HBM 一致，適合 16Hi 高堆疊 HBM。5 W2W混合鍵合技術摩爾定律逼近極限，3D IC 整合需求迫切，W2W 混合鍵合比 C2W 更易實現細間距互連，但此前未應用於商用 DRAM。報告提出了一系列工藝最佳化，包括採用 SiCN 介質層、控制 CMP 平坦化（Cu 凹陷≤5nm）、避免高 Cu 密度區域空洞，以及調整鈍化退火步驟以恢復因額外熱過程導致的 DRAM 單元特性等熱預算控制，電氣驗證顯示菊花鏈結構良率 100%，電阻分佈均勻，晶圓良率與現有 DRAM 一致。報告認為W2W 混合鍵合可成功應用於商用 DRAM，為 3D DRAM/HBM 的高密度整合提供新路徑。從海力士的系列研究中可見，其HBM 技術佈局以 MR-MUF（解決中短期散熱 / 可靠性）和混合鍵合（C2W/W2W，解決長期高密度 / 低功耗）為兩大核心工藝，從材料、裝置、結構多維度最佳化，避免技術分散。所有研究均緊扣 AI/HPC 的核心痛點 —— 頻寬、散熱、密度、功耗，不同於純理論研究，所有技術均通過 JEDEC 標準可靠性測試、良率驗證，且注重相容性，技術落地性強。未來，高堆疊（16Hi+）帶來的薄 die 處理（≤30μm）、大尺寸 Si 中介層的良率成本、混合鍵合的顆粒污染控制仍是關鍵挑戰，近記憶體處理、SERDES IP 整合等架構創新，可能成為 HBM4 及後續代際的核心突破方向。 (銳芯聞)

高頻寬記憶體（HBM）作為人工智慧的關鍵推動因素，處於多項技術發展的前沿，但它也是最難製造的模組之一。領先的HBM器件製造商和代工廠必須同時應對多層晶片堆疊、晶片翹曲以及產品生命周期從兩年縮短至一年等諸多挑戰。但或許最嚴峻的挑戰來自於矽通孔（TSV）和微凸點尺寸及間距的不斷縮小，它們的良率取決於每一代高頻寬儲存器缺陷的快速檢出。隨著數千個互連線必須完美加工，缺陷數量也隨之激增。這些趨勢正將檢測工具推向極限。布魯克公司X射線部門全球應用和銷售經理Alex Tokar表示：“小凸起才是問題所在，而不是大凸起。X射線成像可以檢查凸起以及凸起下方的金屬化層是否存在缺陷和不一致之處。”HBM 利用更多的資料路徑來實現所需的高頻寬，但其凸點間距卻比倒裝晶片封裝中的傳統球柵陣列 (BGA) 小得多。對於當前一代器件，HBM3E 的凸點間距為 30 至 20 微米，而 HBM4 的凸點間距很可能縮小到 10 微米。“HBM 是推動微縮的關鍵技術。對於 HBM4，一些客戶正在轉向僅 10 微米的凸點高度，” Onto Innovation檢測產品產品行銷主管 Damon Tsai 表示。銅凸點尺寸縮減的挑戰為了在單片晶圓的高度範圍內堆疊16個晶片，每片晶圓的背面必須大幅減薄，薄至20微米。生產過程中採用背面檢測技術，以確保300毫米晶圓的平整度。與此同時，三大HBM晶片製造商——SK海力士、三星和美光——正在評估向混合鍵合技術的必然轉變。蔡先生表示：“我們認為所謂的混合-混合鍵合是實現從微凸點到混合鍵合過渡的一種可能方式。在這種方式中，兩片晶圓採用混合鍵合，從而獲得互連線更短、訊號延遲更低的優勢，而下一層級則採用微凸點技術。”蔡指出，隨著晶圓厚度進一步減薄，翹曲問題日益嚴重。“HBM公司開始考慮晶圓間鍵合，因為減薄後，晶圓級的處理比晶片級的處理要容易得多。”另一個影響凸點良率、可靠性和性能的負面因素是凸點高度不一致（共面性差），這可能是由於電鍍不均勻和工藝偏差造成的。同時，共面性差會影響周圍區域，導致機械應力、互連疲勞或熱循環失效。製造過程中未被檢測到的潛在缺陷會導致接觸不良，從而降低訊號完整性、供電能力和可靠性。這種錯位會導致倒裝晶片鍵合過程中出現開路和短路。鑑於這些挑戰的廣泛性，積體電路製造商通常專注於在電鍍步驟之後、回流焊步驟之前識別問題（見圖 1）。在銅錫蓋電鍍之後，共焦雷射檢測優於白光檢測，因為粗糙金屬表面的反射會造成測量噪聲。利用多台不同角度的相機進行拍攝，有助於建構3D凸點圖像。“在先進封裝領域，器件的橫向佈局已經持續了很長時間，”某測試與測量公司研發總監John Hoffman表示，“現在，垂直方向也面臨著挑戰。因此，相關的指標與通孔和凸點的質量和尺寸，以及堆疊方式密切相關。”Hoffman說：“採用堆疊工藝時，共面性至關重要，因此必須嚴格控制平面度。客戶在將一個器件堆疊到另一個器件之上時，對功能的要求也各不相同。所以在開發工藝時，他們會評估‘我是否必須測量每個部件，檢查翹曲情況並將這些資訊彙總起來，還是可以進行足夠精確的控制，確保部件真正平整？’”此外，靈活性對於適應不同的研發階段以及實現大批次生產至關重要。“靈活的模具可以提供零件的輪廓，”霍夫曼說。“一些客戶希望匹配不同零件的曲率，以便成功進行模具堆疊。”為什麼 HBM 的製造如此困難？近幾個月來，SK 海力士、三星和美光等廠商都經歷了 HBM 需求的飆升。這些模組被放置在資料伺服器中 AI 處理器 (XPU) 或 ASIC 晶片的邊緣。由於物理邊緣空間有限，HBM 製造商必須堆疊多個 DRAM——包括邏輯基極控製器在內，總共 16 層，而 HBM4 的層數可能增加到 20 層。為了便於製造整合，JEDEC 標準將 HBM4 記憶體模組的總高度限制在 775 微米以內，這大致相當於一塊優質矽晶圓的厚度。TSV 和銅微凸點將器件垂直互連至專用中介層，從而實現遠超 DDR4 和 GDDR5 等記憶體的頻寬。微凸點在建構HBM結構中起著至關重要的作用，它們既是晶片之間的互連，也是晶片與中介層或基板之間的互連。這些凸點需要高度均勻、對準正確且無缺陷。微凸點還有助於多晶片堆疊中的散熱，因此，能夠組裝更密集、更小的凸點也有助於提高HBM模組的散熱性能。為了在競爭激烈的HBM市場中獲得可接受的良率，晶片製造商正在最佳化3D檢測方法，以發現諸如空洞、焊盤對準不良和焊料擠出等關鍵缺陷。採用雷射三角測量法的自動光學檢測（AOI）可以提供凸點高度和共面性測量資料，而X射線檢測工具則非常適合測量隱藏的凸點特徵。同樣，聲學檢測工具也在積極改進，以識別金屬互連中的任何空洞，這在微凸點、重分佈層和其他互連中是一個日益嚴重的問題。此類缺陷可能出現在連接堆疊晶片的數千個銅微凸點中的任何位置，並且在回流焊或熱壓鍵合 (TCB) 步驟之後，這些微凸點的檢測難度會大大增加。三星和美光都採用非導電薄膜熱壓鍵合 (TC-NCF) 來鍵合微凸點，而 SK 海力士則採用回流焊注塑成型底部填充 (MR-MUF) 方法。大規模回流焊是最成熟且成本最低的焊料流動方式。通常情況下，只要條件允許，都會採用大規模回流焊。熱壓焊和反向雷射輔助鍵合（R-LAB）都是對傳統大規模回流焊工藝的改進，能夠更好地控制晶片間以及封裝內部的翹曲。由於熱壓焊（TCB）採用高壓高溫工藝，其可擴展性可能不如大規模回流焊-大規模銲接（MR-MUF）工藝。對於混合鍵合微凸點（HBM）而言，在可接受的時間範圍內表徵和消除缺陷需要強大的資訊收集能力，而這只有結合人類專業知識和人工智慧資料處理才能實現。此外，混合鍵合和微凸點之間的關鍵選擇也至關重要，這使得HBM在製造高良率電連接方面真正達到了技術極限。隨著混合鍵合技術在焊盤互連中的應用，互連密度顯著提高，晶圓上的誤差容限也隨之降低，檢測銅-銅焊盤介面處的顆粒或微孔隙成為一項挑戰。未被檢測到的空隙會導致開路，造成良率下降，極端情況下甚至會導致晶圓破損。“目前的聲學技術對孔隙尺寸的靈敏度僅限於≥10µm，且需要浸入水中，這會增加晶圓鍵合污染、分層和腐蝕的風險，”安拓創新公司的蔡先生表示。該公司正在客戶現場測試一種無需浸入式光聲解決方案，旨在檢測更小的孔隙，同時避免浸入水中帶來的風險。凸點技術的成本低於混合鍵合技術，但前提是當凸點尺寸縮小到20微米以下時，良率能夠保持穩定。微凸點面臨間距限制，尤其是在10微米以下時，這是由於電鍍均勻性和焊料回流焊性能不穩定等問題造成的。從銅柱凸點製造到混合鍵合的過渡取決於凸點尺寸縮小帶來的限制，以及前端晶圓鍵合的易實現性。“由於一些儲存器製造商也具備前端製造能力，因此對他們來說，晶圓鍵合的實施難度比其他公司要小，”蔡補充道。結 論隨著向 HBM4 的過渡，晶片製造商面臨著諸多挑戰，包括將銅微凸點縮小到 10 微米尺寸、決定何時以及如何從微凸點遷移到混合鍵合，以及選擇最佳方法來分析來自自動化檢測方法的大量資料流。微凸點存在多種缺陷，包括焊盤錯位、焊料頸縮、焊頭凹陷和局部裂紋。檢測和控制晶片之間以及晶片與基板之間數千個微凸點的最大挑戰在於，需要在合理的時間範圍內分析數千張圖像。焊料擠出和空洞等缺陷需要追溯到其源頭，以便在製造過程中快速預防。A*STAR 研究人員提出了以下補救措施：1、焊錫擠出缺陷的產生是由於焊膏用量過多、回流焊溫度曲線不當或阻焊層覆蓋不足造成的。製造商應最佳化焊膏用量控制，調整回流焊溫度曲線，並確保阻焊層覆蓋良好。2、焊盤錯位缺陷是由於晶片貼裝過程中對準不當、PCB翹曲或鋼網設計誤差造成的。製造商應採用高精度貼裝技術，確保組裝過程中PCB的平整度，並使用精確的鋼網對準來保證焊料沉積的一致性。隨著 HBM 供應商向 HBM4 過渡，從開發到批次生產，建立分析框架和檢測方法來檢測無數的凸點缺陷和缺陷模式，對於生產高良率模組至關重要。 (半導體行業觀察)