英特爾董事：未來晶片製造將更依賴刻蝕而非光刻

英特爾董事：未來晶片製造將更依賴刻蝕而非光刻

英特爾一位董事認為，未來的電晶體設計可能會降低製造高端半導體時對先進光刻裝置的需求。

ASML公司的極紫外（EUV）光刻機是現代先進晶片製造的支柱，因為它們使台積電等公司能夠在矽片上列印極小的電路。據瞭解，EUV技術極為複雜，一台EUV光刻裝置需要多項跨學科技術的協同支援，才能實現具備成本效益的量產能力。ASML曾在多年前研究過其他技術路徑，但最終放棄。迄今並無可靠資料表明已有成熟的EUV系統正在開發中。

然而，這位英特爾董事認為，未來的電晶體設計，包括環繞柵極場效應電晶體（GAAFET）和互補場效應電晶體（CFET），將更多地依賴光刻後的製造步驟，並降低光刻技術在製造高端晶片中的整體重要性。

一位不願透露姓名的英特爾董事表示，未來的傳輸設計將減少對先進光刻裝置的依賴，而更多地依賴刻蝕技術。雖然光刻機是最受關注的晶片製造裝置，但製造晶片還涉及其他步驟。

光刻是該工藝的第一步，它將設計轉移到晶圓上。然後，這些設計通過沉積和刻蝕等工藝固定下來。在沉積過程中，晶片製造商將材料沉積在晶圓上，而刻蝕則選擇性地去除這些材料，從而形成晶片電晶體和電路的圖案。

英特爾董事表示，GAAFET和CFET等新型電晶體設計可以降低光刻機在晶片製造過程中的重要性。這些機器，尤其是EUV光刻機，由於能夠在晶圓上轉移或列印小型電路設計，在製造7nm及先進技術的晶片方面發揮了至關重要的作用。

設計轉移後，刻蝕會去除晶圓上多餘的材料，最終完成設計。目前大多數電晶體設計遵循FinFET模型，其中電晶體連接到底部的絕緣材料，並通過控制其內部電流的柵極。較新的設計，例如GAAFET，將柵極包裹在電晶體周圍，電晶體組並聯放置。超高端電晶體設計，例如CFET，將電晶體組堆疊在一起，從而節省晶圓上的空間。

英特爾董事表示，由於GaaFET和 CFET 設計從四面八方“包裹”柵極，因此去除晶圓上多餘的材料至關重要。這種“包裹”要求晶片製造商橫向去除多餘的材料，因此，與其增加晶圓在光刻機上的時間以減小特徵尺寸，不如將更多精力放在通過刻蝕去除材料上。 (芯榜+)