台積電異構整合與CPO方案介紹：​​CoWoS®​​和​​COUPE​​技術

該報告由TSMC高性能封裝整合總監Dr. Shang Y. Hou在2025年8月發表，內容基於TSMC的3DFabric®技術平台，重點介紹TSMC（台積電）通過CoWoS®和COUPE技術實現的高性能異構整合與共封裝光學（CPO）方案，旨在提升AI/HPC（高性能計算）晶片的能效與傳輸頻寬。

報告主要結構

• 技術背景與核心概念
• COUPE光引擎技術
• CPO（共封裝光學）應用與優勢

關鍵資訊摘選

異構Chiplet整合和CoWoS平台介紹

報告對比了傳統單片整合與Chiplet整合的性能差異，並介紹，通過TSMC 3DFabric®技術能實現電晶體數量從單一SoC的“少量”到異構整合的“>200B”跨越。而CoWoS平台作為2.5D封裝技術，支援多晶片整合於矽中介層，為AI計算提供可擴展性。

COUPE光引擎技術和CPO應用

該技術基於TSMC-SoIC®堆疊技術，將電子積體電路（EIC）直接整合在光子積體電路（PIC）上，形成緊湊、高效的光學引擎，其矽透鏡與金屬反射器整合於光柵耦合器下方，最佳化光學路徑性能。通過COUPE光引擎替代傳統銅線互連，實現10倍以上能效提升，解決高頻寬資料傳輸的功耗瓶頸。

CPO封裝中整合光引擎、矽中介層，通過協同發展光引擎、CPO及光纖/FAU技術，SiPh技術可實現每代頻寬翻倍。

(銳芯聞)