日本造出1.4nm製程“光刻機”，靠譜嗎？

隨著 5G、IoT 及移動終端的快速迭代，高性能晶片需求激增，推動電路設計日益微細化。然而，鑑於傳統製造工藝能耗巨大，行業近年來迫切尋求一種兼顧圖形微縮與低功耗的全新製造方案。

近日，大日本印刷株式會社（DNP）宣佈開發出一款線寬 10 奈米的奈米壓印光刻（NIL）範本。DNP 宣稱，該技術可支援 1.4 奈米工藝等級的邏輯晶片圖形化需求，並有望在特定領域替代昂貴的極紫外光刻（EUV）工藝。

DNP 透露，目前已與半導體客戶啟動評估工作，計畫於 2027 年正式量產，目標是在 2030 財年實現 NIL 範本銷售額達 40 億日元（約合人民幣 1.82 億元）。

在 DNP 的公告中，自對準雙重成像（SADP）技術被視為此次突破的關鍵，其克服了傳統微縮瓶頸。該工藝利用電子束掩膜刻寫技術形成基礎圖形，再通過成膜與蝕刻工藝使圖形密度翻倍。結合 DNP 長期積累的光刻掩膜版製造底蘊與先進的晶圓工藝技術，成功達成了此次目標。

DNP 的前身秀英舍始於 1876 年，曾是日本引進西方活版印刷的先驅，長期承擔鈔票與書籍印製重任。二戰後，DNP 以前瞻性的“擴展印刷”理念重塑自我，將印刷重新定義為在任何基材上進行微細材料的精準塗布與定影。

基於此邏輯，DNP 曾在 1958 年利用蝕刻技術製造出電視機蔭罩，首次跨界電子領域。隨後，公司將精美畫冊的製版技術升級為半導體光刻掩膜版；將色彩管理優勢轉化為螢幕彩色濾光片；將包裝塗布工藝演進為鋰電池軟包。自 2003 年以來，DNP 一直致力於開發奈米壓印光刻範本，並與佳能有所合作。

要理解 DNP 此次突破的份量，首先必須看清目前橫亙在晶片製造面前的那座大山——極紫外光刻（EUV）。

作為目前人類製造先進製程晶片的唯一量產工具，EUV 光刻機被譽為“半導體工業皇冠上的明珠”。其核心原理是利用波長僅為 13.5 奈米的極紫外光，像一台原子等級的超精密照相機，將複雜的電路圖投射並雕刻在矽晶圓上。沒有它，無論是蘋果的 A 系列晶片，還是輝達的 AI 算力核心，都無法突破 7 奈米的物理製程極限。

然而，目前荷蘭的 ASML 是全球唯一能生產 EUV 光刻機的企業，牢牢扼守著高端晶片製造的入場券。其 2024 年年報披露：當年淨系統銷售中包含 44 台 EUV 系統。

這種壟斷地位伴隨著驚人的成本門檻：一台標準 EUV 光刻機的售價高達 1.5 億至 2 億美元，而為了衝擊 2 奈米工藝研發的新一代 High-NA EUV 裝置，單價更是飆升至 3.8 億美元。

除了系統整合商 ASML，德國蔡司獨家供應著極致精密的光學鏡頭系統，而日本企業（如 JSR、東京應化、豪雅等）則在光刻膠、掩膜版等關鍵材料端佔據統治地位。至於買家，全球僅有台積電、三星和英特爾等少數幾家巨頭有財力組建 EUV 產線。

不同於 EUV 極度複雜的光學投影系統，NIL 走出了一條完全不同的路徑：由刻轉壓。其核心原理類似於物理蓋章：利用刻有電路設計微觀結構的範本（母版），直接壓入塗有感光樹脂的基板表面，通過物理接觸轉印出超微細的圖案。

NIL 於 1995 年誕生，當時普林斯頓大學 Stephen Chou 提出大膽設想：避開複雜的光學衍射極限，直接用模具壓出電路。 這一方案在實驗室輕鬆實現了 10 奈米以下解析度，被視為挑戰摩爾定律的顛覆性創新。

然而，工業化之路佈滿荊棘。物理接觸帶來的顆粒污染與套刻精度難題，讓 NIL 難以滿足 CPU 製造的嚴苛要求。在 ASML 光刻機的統治下，NIL 轉而在 LED 襯底、機械硬碟磁軌以及生物晶片等細分領域尋找生存空間。

真正的轉折點發生在 2014 年。在光刻機戰場失利的佳能決定孤注一擲，收購了 NIL 技術的領頭羊 Molecular Imprints，試圖另闢蹊徑挑戰 ASML。

隨後，日本 NIL 聯盟悄然成型：佳能負責製造壓印裝置，DNP 與 Toppan 負責攻克高精度範本，而 Kioxia 則在產線上進行長達十年的實戰驗證。直至 2023 年，佳能交付首台商業化裝置，號稱可以生產 5 奈米及更先進的晶片。

其工藝流程簡潔明了。壓印，將範本精準壓向預涂光敏樹脂的基板；固化，使用紫外線照射，使樹脂瞬間硬化定型；脫模，分離範本，留下完美的奈米級樹脂圖案；轉印，以樹脂圖案為掩膜進行蝕刻，將電路“轉移”至矽片本體。

這一技術路線直接擊穿了 EUV 的四大痛點：建線貴、曝光貴、能耗高、生態門檻高。資料顯示，與目前主流的浸沒式氬氟（ArF）光刻及昂貴的極紫外（EUV）光刻工藝相比，NIL 工藝能將電力消耗大幅降低至約十分之一。

僅從理論層面來看，NIL 確實具備應用於尖端晶片圖形化工藝的潛力。它是極少數能夠達到 EUV 級解析度，且暫未表現出明顯阻礙大規模量產特徵的技術之一。此外，相較於 EUV 光刻機，NIL 裝置結構更為精簡，製造成本更低，能耗也顯著減少。

然而，在全面盤點各項技術障礙後，半導體研究機構 Semianalysis 得出結論：NIL 目前的工藝規模與穩健性，尚不足以支撐尖端邏輯晶片與儲存晶片的製造需求。

最根本的制約因素之一在於掩膜版的耐用性。由於涉及物理接觸，昂貴的掩膜版極易損耗。儘管宣稱壽命很長，但在實際生產中可能僅能維持 50 片晶圓左右，這導致成本居高不下。

第二大核心難題是套刻精度不足。物理壓印會導致晶圓微小形變，使得多層電路的對準誤差高達實際需求的四倍。

即便解決了掩膜壽命與套刻精度的物理難題，NIL 仍面臨“圖形保真度”的挑戰。接觸式工藝天生容易引入顆粒污染，這對良率是致命打擊。

此外，NIL 的生態系統尚未成熟。在光刻膠、壓印材料、固化工藝及圖形轉移（刻蝕/沉積）等環節，NIL 的配套成熟度遠不及光學光刻，後者坐擁數十年積累的深厚工藝經驗。

最後，儘管 NIL 在裝置成本與功耗資料上頗具吸引力，但其生產效率相比 EUV 光刻機仍是短板。例如，佳能 NIL 裝置的標稱產能在單機模式下約為每小時 25 片晶圓，叢集配置下約為每小時 100 片。相比之下，現今 EUV 光刻機的速度至少是其兩倍，且 ASML 計畫在未來幾年內將產能提升至每小時 400 到 500 片。

佳能雖於 2023 年交付了首台商業化裝置，但目前的公開客戶僅為科研機構（德克薩斯電子研究所），這也側面印證了行業對其大規模量產能力的謹慎態度。

這一系列因素疊加，註定了 NIL 目前尚無法滿足先進製程節點的生產要求。然而，這絕不意味著 NIL 毫無用武之地。

在眾多對套刻精度與缺陷率容忍度相對較高的應用場景中，NIL 仍大有可為，比如適用於次先進製程的邏輯晶片或儲存晶片製造；以及在微光學元件、微機電系統、感測器以及超透鏡的特殊圖形化工藝中，NIL 具備獨特優勢。 (問芯)