被美國卡了六年脖子的華為，剛剛提出了一條新的半導體定律，“韜定律”，有望在5年之後，讓華為晶片能夠等效於1.4奈米製程，也就是基本達到世界最先進的水平。
今天，咱們就花三分鐘講清楚，什麼是“韜定律”。
提出這個詞的人，叫何庭波，她是華為公司董事、半導體業務部總裁，在業內有“華為晶片女王”之稱。這位擁有物理和通訊工程雙學位的湖南才女，1996年加入華為，1998年就帶隊做出3G晶片，堪稱華為內部最著名的“技術女神”。2019 年制裁危機，也是何庭波撐起了麒麟晶片業務。
出於對她的尊重，國外同行甚至乾脆用她的名字，把這條定律稱為“Her’s Law”。
不過說回“韜定律”，這應該不是何庭波一個人功勞，而是整個華為體系的勝利。
“韜”其實是來自希臘字母τ，在電路理論裡代表時間常數。區別於過去的“摩爾定律”，“韜定律”的核心就一句話：別再死磕把電晶體做小，而是把訊號跑的時間壓短。
打個通俗的比方：晶片就像是高速公路，電子就是路上跑的汽車，晶片工程要解決的問題，就是用最短的時間，讓最多的車跑到終點。
過去，解決這個問題最簡單的方式，就是多修路。
把電晶體越做越小，讓同樣面積上能塞進更多電晶體，就相當於修了更多的公路，能跑的車也就更多了。這就是摩爾定律背後的邏輯，也就是所謂的“幾何縮微”。
但是華為換了個思路：既然在平地上修路越來越難，那我就改修高架、提高車道限速、最佳化訊號燈。只要車跑得更快了，通行效率一樣可以提升。
這就是韜定律：用“時間縮微”，替代單純的“幾何縮微”。
具體怎麼做？華為提出了一個核心技術，叫“邏輯折疊”。
傳統晶片裡，電路是在平面上展開的，電子跑在電路上也要花時間。那麼按照韜定律，我們可以把電路做成兩層，相當於原來要繞路的地方，我們一個高架直接通過去了，大大減小了電子要跑的距離。
還有一些手段，比如減小電阻、加快晶片和記憶體間的傳輸速度等等，相當於提高電子通行的速度，這都是所謂的“時間縮微”。
請注意，這個“韜定律”，不是今天才提出來的假設，是華為已經跑通了的方法論。過去六年，華為基於韜定律，已經設計並量產了381款晶片。
更讓人期待的是今年秋天。華為表示，新一代麒麟手機晶片將完整採用邏輯折疊技術，由單層擴展到雙層，電晶體密度和晶片性能都將大幅提升。
何庭波還給了一個更遠的目標：到2031年，基於韜定律的高端晶片，電晶體密度要達到等效1.4奈米製程的水平。
1.4奈米是什麼概念？目前國外巨頭，樂觀預計要到2029年實現1.4奈米製程。華為雖然晚兩年，但也意味著我們直接追上了世界最先進水平，這已經是一個了不起的勝利。
這件事，有兩個重大意義。第一，在中美科技博弈九年之後，徹底證明極限施壓打斷不了中國科技發展，只會讓中國在新技術上取得領先。
第二，華為今天是在 IEEE 全球性的大會上發表這條定律，展現出的是跟美國截然相反的開放姿態，體現了中國更高的站位。
60年了，半導體行業的主流規則，基本一直由美國公司和西方產業鏈定義。今天華為走上 IEEE 的講台，標誌著一個時代的終結。 (觀網財經)