🔷從光刻縮放走向Pattern Engineering
🔷重構High-NA EUV時代的先進圖形化路線圖
最近我發現，整個半導體行業正在悄悄發生一場“認知切換”。
過去大家總覺得，先進製程的核心就是拼EUV光刻機、拼更小電晶體，但當我看完這份技術報告後，我突然意識到：未來真正決定晶片競爭力的，可能已經不是“曝光次數”，而是“圖形工程（Pattern Engineering）”能力。
尤其是在High-NA EUV時代，先進邏輯晶片已經開始遭遇一個越來越現實的問題——繼續縮小線寬的代價，正在變得越來越誇張。雙重曝光、多重圖形化、Overlay誤差、能耗、材料、水資源、良率……整個先進製程的複雜度幾乎進入失控狀態。
這次推出的“Pattern Shaping（圖形塑形）”，本質上就是想用一種全新的材料與刻蝕協同方案，去減少EUV步驟，降低工藝複雜度，甚至重新定義後EUV時代的Patterning路線。
更關鍵的是，這背後不只是一次裝置升級，而是整個半導體製造邏輯的變化：
從“單純依賴光刻縮放”，走向“Patterning + Materials + Metrology”的系統級協同競爭。
一、這份材料真正想說明什麼？
當EUV光刻繼續向更小節點推進時，傳統“雙重曝光/雙重圖形化（Double Patterning）”已經變得過於昂貴、複雜且高能耗，試圖通過“Pattern Shaping（圖形塑形）”與新一代CD-SEM計量技術，重構先進製程時代的圖形化路線。
二、EUV進入“後縮放時代”，圖形化複雜度正在失控
文件首先指出，隨著先進邏輯晶片進入更小節點，EUV已經無法單靠一次曝光滿足更高密度布線需求，因此行業開始大量採用：
- EUV Double Patterning（雙重圖形化）
- 多重曝光
- 更緊密的tip-to-tip spacing（線端間距）
- 更高密度vias（通孔）
這些技術雖然能夠繼續縮小晶片面積，但代價巨大。
報告認為：
- 雙重圖形化會增加工藝循環次數
- 引入overlay/alignment誤差
- 增加良率損失
- 大幅提高EUV成本
- 增加能源、水與材料消耗
文件甚至量化了成本：
每增加一次EUV LE（Litho-Etch）循環，
- 增加約25kWh能耗
- 增加約15L用水
- 增加約70美元/wafer成本
- 一個10萬片/月晶圓廠增加約3.5億美元資本支出
因此，行業真正的問題已經不再只是“能不能縮小”，而是：“如何以更低成本、更低複雜度、更低能耗繼續縮放。”
三、“Pattern Shaping”——試圖替代部分EUV Double Patterning
這是全文最核心的部分。
提出了一種全新的圖形化思路：Pattern Shaping（圖形塑形）
其本質是：不再依賴第二次EUV曝光，而是在第一次EUV形成的圖形基礎上，通過後續材料工程與刻蝕控制，對圖形進行“二次塑形”。
例如：
- 原本需要兩次EUV才能形成的緊密金屬線
- 原本需要雙重曝光才能形成的高密度橢圓Via
現在可以：
- 先用一次EUV做“寬鬆圖形”
- 再通過Sculpta系統進行形狀重構
最終達到：
- 接近EUV Double Patterning的密度
- 但只需一次EUV步驟
這實際上是在用“材料工程 + 圖形修飾”替代“昂貴的EUV曝光次數”
這也是應用材料想重新定義先進Patterning的話語權。
四、Sculpta系統的本質：從“刻蝕工具”升級為“圖形工程平台”
文件重點發佈了：Centura® Sculpta® Patterning System
其定位已經不是傳統Etch裝置，而是：
新一代Pattern Engineering（圖形工程）平台。
它的價值包括：降低EUV使用次數、減少overlay誤差、提高良率、降低資本開支、降低運行成本、降低碳排放、延伸到High-NA EUV時代
甚至強調：Sculpta已被多個先進邏輯層採用為“production tool of record”。
Intel與Samsung也在文件中公開站台，說明：
- Intel已將其匯入未來邏輯工藝
- Samsung認為其解決了tip-to-tip spacing與bridge defect問題
這意味著：“Pattern Shaping”可能會成為後EUV時代的重要新工藝層。
五、High-NA EUV時代，計量（Metrology）正在成為真正瓶頸
文件後半部分轉向：新一代CD-SEM計量技術
核心邏輯是：節點越先進，真正難的已經不只是“曝光”，而是“測量”。
因為：
- High-NA EUV線寬已進入10-25nm
- Process Window縮小
- SEM需要更高解析度
- 但更高電子束能量又會導致Resist Shrinkage（光刻膠收縮）
於是出現矛盾：
- 想提高解析度 → 必須提高Landing Energy
- 提高Landing Energy → 光刻膠變形
因此：High-NA EUV時代，本質是“計量窗口正在消失”。
六、VeritySEM 10：為High-NA EUV而生的新一代CD-SEM
推出：VeritySEM® 10
核心突破：
- 更低Landing Energy
- 2倍更高解析度
- 更低Resist Shrinkage
- 30%更高吞吐量
並進一步支援：
- GAA（環繞柵極）
- 3D NAND Staircase
- High-NA EUV
- Selective Epitaxy
其中最重要的是：BSE（Back-Scattered Electron）技術
它能夠：
- 看清深溝槽底部
- 實現3D結構計量
- 適用於GAA與3D NAND複雜結構
這意味著：未來先進製程的競爭，不只是EUV曝光機，而是“Patterning + Metrology + Materials Engineering”的系統戰爭。
🏁 小編總結
摩爾定律正在從“光刻縮放”轉向“系統級Patterning Engineering（圖形工程）”
未來先進製程的核心競爭力，將越來越依賴：
- Pattern Shaping
- 材料選擇性去除
- 高精度CD計量
- 3D結構測量
- 多步驟協同最佳化
- EUV成本控制
- 能耗與碳排放最佳化
也就是說：半導體產業正在從“單一光刻時代”，進入“圖形工程時代”。 (芯聯匯)