過去60餘年，全球半導體的發展大致遵循著英特爾聯合創始人戈登·摩爾提出的“摩爾定律”：積體電路上可容納的電晶體數量會以大約18至24個月翻一番的速度增長。
然而，隨著先進製程逼近物理和成本極限，“摩爾定律”的發展空間正在縮小，產業界也開始尋找後摩爾時代的新方向。
在5月25日的IEEE國際電路與系統研討會（ISCAS 2026）上，華為公司董事、半導體業務部總裁何庭波正式發佈“韜（τ）定律”（Tau Scaling Law），旨在跳出縮小電晶體的傳統路線，預計到2031年，基於“韜（τ）定律”的高端晶片電晶體密度將達到1.4奈米製程的同等水平。
6月1日，全球晶片設計自動化和半導體技術路線圖領域的重要學者Andrew B. Kahng（安德魯·姜）接受《每日經濟新聞》記者專訪，對“韜（τ）定律”的真實價值與前景進行瞭解讀。
Andrew B. Kahng現為加州大學聖地亞哥分校電腦科學與工程、電氣與電腦工程雙聘傑出教授，也是國際電腦學會（ACM）和國際電氣與電子工程師協會（IEEE）會士，2019年獲得“韓國諾貝爾獎”韓國湖岩工程獎。
NBD：請問應如何理解華為提出的“韜（τ）定律”？
Andrew B. Kahng：在我看來，華為提出的“韜（τ）定律”首先可以被理解為一種面向全球半導體生態系統的公開表態：它既體現出華為繼續推進半導體技術演進的決心和信心，也構成了對傳統路線的一種挑戰。
“韜（τ）定律”的核心目標只有一個，就是打造在應用市場中具有競爭力的系統產品價值。要實現這一目標，不能只依靠某一個技術環節，而需要從系統到技術的全端協同最佳化與協同推進。系統產品價值不是僅來自於光刻技術，還包括軟體、封裝、晶片設計、產業生態以及工程能力等多個方面。
NBD：如果晶片進步不再主要依靠縮小電晶體尺寸，現代晶片下一步最佳化的方向是什麼呢？
Andrew B. Kahng：從根本上說，真正需要作為最佳化目標並持續提升的是系統價值。
不過，價值這一概念本身包含商業和經濟層面的考量，相比單純的技術指標要更加複雜，也更難被精確衡量。從歷史上看，半導體產業往往借助一系列技術指標來大致反映經濟價值的提升，例如密度。在整個“摩爾定律”時代，這些代理指標也在不斷演進，不僅包括電晶體溝道長度、柵極間距，也包括金屬互連間距、能效、電路速度、成本等多個維度。（註：在半導體領域，縮放指的是通過最佳化設計、工藝或系統手段，使晶片在性能、功耗、面積和成本等方面持續提升的過程。）
類似地，“韜（τ）定律”或許也可以被理解為一種元定律，它是一個新提出的概念，旨在反映半導體產業對於持續提升系統價值的根本需求。
需要指出的是，“摩爾定律”與幾何縮放之間的簡單繫結，實際上很早以前就已經突破。二十多年前，等效縮放和基於設計的縮放就已經被納入半導體產業路線圖。
與此同時，“超越摩爾”（More Than Moore）這一概念已經存在約二十年。該理念從系統和應用需求出發，而不是單純關注電晶體尺寸。早在約四分之一個世紀前，半導體產業路線圖中就已經加入了“系統驅動因素”（System Drivers）相關內容。
還應注意的是，當前半導體產業路線圖已經預計，最遲到2036年，3D多層技術節點將成為產業發展的重要方向。此後，3D整合將成為延續晶片縮放處理程序的必要組成部分。
華為自2019年以來便已在緊迫探索如何通過3D整合繼續實現縮放，這一行動很可能早於許多其他公司將該問題視為關乎生存的戰略挑戰。至於這種提前佈局最終會帶來怎樣的結果，目前仍有待觀察。
NBD：從電子設計自動化（EDA，指利用電腦輔助設計軟體來完成超大規模積體電路晶片的功能設計、綜合、驗證、物理設計等流程的設計方式）和物理設計角度看，縮簡訊號路徑、最佳化佈局、改進互連，以及推動設計與技術協同最佳化，對於後摩爾時代繼續提升晶片性能有多重要？
Andrew B. Kahng：這些都是持續提升系統價值的關鍵因素。更小、更快、更節能的晶片，意味著能夠以更低成本提供更高價值。在傳統“摩爾定律”帶來的“順風”逐漸減弱後，EDA和物理設計中的這些基本目標將變得更加重要。
在我看來，EDA和晶片落地環節仍然存在巨大提升空間。過去在依靠“摩爾定律”向前推進的過程中，兩個完整技術節點的潛在價值尚未被充分挖掘。未來，重新獲取這些價值的機會將分佈在設計工具、設計方法學、最佳化技術等多個方面，並且會與機器學習和智能體式AI深度結合。
我經常用“摩爾定律”可以理解為‘每周帶來百分之一的改進’”來說明產業過去的進步速度。隨著技術提升放緩，最後的縮放槓桿將不可避免地來自質量、周期和成本的改善，而這些改善主要依賴設計和EDA。同時，機器學習和AI也將在其中發揮越來越大的作用。
NBD：隨著傳統光刻技術進步變得越來越困難、成本越來越高，系統級設計、先進封裝、3D整合以及軟硬體協同最佳化，在延續半導體性能和能效提升方面能夠發揮多大作用？
Andrew B. Kahng：上述方向本身就是“超越摩爾”框架下必鬚髮揮作用的關鍵槓桿，它們必須幫助半導體產業繼續提升系統和產品價值。
我對此持樂觀態度。我認為，這些技術路徑以及其他相關手段，將在未來多年繼續延展半導體縮放及其帶來的技術紅利。其原因在於，人類社會在能源、健康、氣候、基礎設施、可持續發展和科學發現等方面面臨的需求極其迫切且規模龐大，我們不能讓半導體技術的發展停滯下來。
NBD：華為預計，基於“韜（τ）定律”，到2031年將設計出等效於電晶體密度達到1.4奈米製程的高端晶片。從設計和實現角度看，應該如何理解“等效於1.4奈米”？
Andrew B. Kahng：2031年距離現在只有5年時間，因此可以推測，華為至少已經掌握了一條能夠支撐這一說法的驗證路徑。
還需要注意的是，先進製程前沿的功耗、性能和面積指標從約5奈米推進到3奈米、2奈米和1.4奈米時，其改善幅度已經放緩。這意味著，“韜（τ）定律”需要彌合的差距可能小於外界直觀想像。
在我看來，“等效於1.4奈米”更可能意味著一套基準測試標準。這些標準既能夠體現“韜（τ）定律”的關鍵優勢，同時暴露現在先進晶片在某些方面的侷限，例如SRAM（靜態隨機存取儲存器晶片）密度縮放不足，仍須嵌入純二維平面佈局，或者受限於同質化晶片架構。
這類對比指標可能圍繞更低的功耗包絡（power envelope）、更高的儲存容量和頻寬、單位封裝面積的等效電晶體數量，以及同等功耗下的系統級吞吐量來設定，適用場景可能包括移動處理、邊緣計算或AI加速器。
話雖如此，“等效於1.4奈米”很可能並不是指在版圖密度、最高頻率、製造良率、封裝系統成本以及其他諸多指標上都達到1.4奈米水平。
我認為，上述指標都可以被量化和測量。如果相關標準能夠被提前、清晰地提出，並在之後接受驗證，那麼“等效於1.4奈米”的說法將更有說服力。此外，“韜（τ）定律”的某些維度，可能具備更短的研發周期，更低的資本開支需求和更小的技術風險。這也會使這一說法具備一定的內在穩健性。
NBD：如果“韜（τ）定律”或類似路逕取得成功，將對AI晶片、資料中心計算、晶片設計自動化，以及整個後摩爾時代轉型產生那些積極影響？
Andrew B. Kahng：只要能夠繼續推動基於半導體的系統價值提升，本身就具有積極影響。
這一概念的價值還在於，它提醒整個產業生態，系統價值是一個共同目標，要實現這一目標，多個技術領域必須協同合作，才能真正實現一種關於價值縮放的“元定律”。
此外，如果這一討論能夠邀請產業界再次思考指標、基準測試和技術路線圖，即行業可以如何衡量和改進，並做得更好，而不是僅僅依靠過去經驗“看後視鏡開車”，這同樣將產生積極影響。 (每經頭條)