人工智慧系統正在將光學技術拉近與邏輯技術的距離，但可擴展的製造需要前端製造、封裝、熱管理、材料和測試等各個環節協同發展。
隨著領先的晶片製造商尋求以更快的速度和更少的熱量傳輸更多資料，光子學正在向封裝和晶片內部擴展，但實現這一目標所需的製造基礎設施卻難以跟上。
多年來，光子學在半導體發展路線圖中一直佔據著一個特殊的位置。光互連技術已經能夠遠距離傳輸海量資料，連線據中心，並且越來越多地用於資料中心內部不同機架之間的資料傳輸。但最難的始終是最後一步——將光學器件移至足夠靠近計算引擎的位置，從而使電訊號無需在轉換成光訊號之前在電路板上長距離傳輸。儘管許多問題仍未解決，但光子學整合的製造挑戰已基本被人們所理解，然而，將光引擎置於系統邊緣所帶來的成本卻越來越難以承受。
“將光器件靠近晶片，甚至整合到晶片內部，是一個巨大的物理挑戰，我認為我們並沒有真正意識到這有多難，”日月光（ASE）首席執行長吳天在ECTC的主題演講中說道。 “我曾經和我的團隊討論過，在我的職業生涯中是否能看到這一目標實現。但今年我們已經開始批次出貨矽光子器件。未來20年，我們需要進一步完善方法論、架構設計和自動化流程，使其更加高效。至少我們已經邁出了第一步。”
一旦光引擎與邏輯電路更加接近，它們就成為當前先進封裝技術所面臨的整合難題的一部分，而這一難題正推動著封裝技術向更大的基板、更薄的晶片、更小的間距和更窄的工藝窗口發展。光子學本身帶來了新的限制，同時也迫使整個行業共同解決以往可以單獨處理的問題，例如翹曲、對準、熱預算和工藝裕度。
這種融合背後的壓力源於一條發展路線圖的快速變化，而供應鏈中任何一個環節都難以消化這一變化。
吳先生表示：“雖然我們已成功幫助業界規劃了資料中心和高性能計算路線圖，但下一波浪潮的規模將是現在的十倍。而要實現這一目標，需要新的材料、新的工藝、新的能源、新的裝置和新的設計。沒有那一家公司，也沒有那個地區能夠獨自完成這項任務。”
資料傳輸正成為系統級的制約因素
將光子技術整合到晶片上的直接壓力源於人工智慧基礎設施格局的不斷變化。最有效的計算單元正日益擴展到機架、叢集乃至整個資料中心。與此同時，模型規模、推理需求、記憶體流量以及協同工作的加速器數量都在增加系統中傳輸的資料量。隨著這種情況的發生，傳輸資料所需的能量與處理資料所需的能量同樣重要。
輝達工藝開發工程總監桑迪普·拉茲丹在iMAPS大會上發表講話時表示：“如今真正驅動性能的並非每個GPU的浮點運算次數（FLOPS）、兆次浮點運算次數（teraFLOPS）或千兆次浮點運算次數（petaFLOPS），而是系統架構和系統整體性能。”
共封裝光器件通過將光轉換模組更靠近開關專用積體電路 (ASIC) 來縮短電訊號路徑，在某些架構中，這種縮短可以達到毫米級。這減少了高速電訊號的傳輸距離，並降低了維持訊號完整性所需電路的負擔。具體的增益取決於架構和器件類型，但方向是明確的。隨著網路規模的擴大，降低每個鏈路所需的功耗可以帶來系統整體的節能效益。
一旦這種轉變發生，僅僅將邏輯電路、儲存器和電氣互連元件組裝成一個控制良好的系統就遠遠不夠了。光引擎、光子積體電路、電子積體電路、光纖陣列、外部雷射源、散熱解決方案和機械結構都必須協同工作，而且它們之間的某些要求還存在衝突。
為了降低電損耗，光引擎需要靠近專用積體電路（ASIC），但ASIC本身也是主要的熱源。高密度光纖陣列雖然可以提高頻寬，但也帶來了處理、對準和測試方面的挑戰。一種通過將光器件靠近邏輯電路來提升性能的封裝架構，可能會大幅縮小工藝窗口，從而導致新的良率問題。儘管如此，由於系統需求的限制，行業仍在不斷推進，因為沒有太多時間等待理想的製造流程。
“並非整合光子技術突然變得可以製造了，”安靠公司封裝開發高級總監蘇雷什·賈亞拉曼表示，“而是性能要求推動了這一轉變，整個行業都在爭先恐後地實現這一目標。”
光子學問題究竟屬於那個範疇？
隨著這些系統整合度的不斷提高，傳統的前端製造和後端封裝之間的劃分已不再適用。光子積體電路仍然始於前端器件。波導、調製器、諧振器、光柵和耦合器等元件必須以足夠的精度進行圖案化，以控制損耗並保持晶圓上性能的一致性，因為光學性能取決於光與器件物理幾何形狀之間的相互作用。
這就是奈米壓印光刻技術在光子晶片製造領域重新出現的原因之一。據報導，中國初創公司普瑞納諾（Prinano）表示，他們已經驗證了使用奈米壓印技術而非傳統的深紫外（DUV）技術生產200毫米光子晶片晶圓的可行性，但如果沒有良率或缺陷密度資料，這一說法很難評估。儘管如此，這項技術在技術上仍然很有意思，因為一些光子結構依賴於重複的奈米級圖案，而這些圖案比尖端邏輯電路的不規則佈局更適合基於複製的圖案化工藝。
但光子積體電路的圖案化僅僅是開始。它還需要與電子積體電路、光纖或波導、透鏡、電源傳輸和散熱結構連接。這些連接必須在工藝步驟、熱循環以及器件的整個生命周期內保持對準，並且組裝成本和效率必須與它們所服務的系統相匹配。這種區別至關重要，因為光學元件在原本成熟的封裝流程中引入了新的要求。
“因為我們需要將光學元件連接到光子積體電路（PIC）上，所以它的行為與普通晶片不同，”傑亞拉曼說。“這完全是我們以前從未接觸過的。我們不僅需要開發相應的工藝，還需要掌握相關的專業技術。”
前端工藝可以製造出性能優異的光子器件，但這並不能保證其能夠經濟高效地組裝、高效耦合、保持清潔、熱穩定，並在加入更昂貴的元件之前進行檢測和測試。後端工藝可以重複使用現有的基板和連接方法，但其公差不再僅僅取決於電氣連續性和機械可靠性。光學損耗可以將微小的顆粒、輕微的錯位或局部溫度變化轉化為功能缺陷。
一些架構試圖將更多的光學整合轉移到基板本身。日本產業技術綜合研究所 (AIST) 的研究員中村文美在 ECTC 會議上提出了一種方法，該方法將光子積體電路 (PIC) 嵌入有機基板中，並使用單模聚合物波導作為 PIC 和光連接器之間的光重分佈層。通過消除 PIC 處的直接光纖連接、實現間距轉換，並在完成電氣組裝流程之前將大部分光路整合到基板中，該方法旨在使光子整合與現有的封裝工藝更加相容。
將光子技術融入現有流程而非圍繞其建構全新流程的本能，反映了業界通常對待不熟悉工藝的大批次生產方式。但或許更合理的途徑是，復用已為邏輯、儲存器和中介層元件開發的 2.5D 和 3D 平台，然後找出加入光學元件後不再可預測的步驟。這樣一來，封裝就真正成為一個混合製造問題。它不僅包含前端製造公差和後端組裝約束，還需同時最佳化熱、機械、光學和測試等方面的互動作用。
熱量會改變光路
一旦將光引擎整合到封裝中，熱管理就變得更加複雜，因為熱量的影響遠不止可靠性。ASIC 晶片在一定溫度範圍內仍能保持其電氣性能，但光路對物理環境的微小變化卻非常敏感。折射率、波長特性、耦合效率和插入損耗都會隨溫度變化，這意味著熱設計必須保護訊號路徑和器件本身。
架構上的改變聽起來很簡單。光引擎從電路板邊緣移到更靠近開關ASIC的位置，縮短了電路路徑，提高了效率。但目的地也是系統中溫度最高的區域之一，因此光路現在必須在主要由其周圍電子裝置產生的熱環境中運行。
“溫度變化是導致光引擎從PCB邊緣遷移到封裝內部耗時較長的原因之一，” Lam Research先進封裝技術總監Prahalad Parthangal在IMAPS會議上表示。“這看起來很簡單，只需將光引擎從邊緣移到XPU或ASIC即可。但XPU或ASIC會產生大量熱量，這會在光路中引發問題，導致折射率系統發生變化，進而造成插入損耗。散熱管理涉及多個層和多個位置。”
熱分析也必須更早開始。它不能等到光學、電氣和封裝佈局基本確定後才作為最終驗收工作，因為此時發現的問題可能需要對多個方面進行修改。封裝平面佈局、光學引擎的位置、電路路徑的布線、機械結構以及散熱策略都會相互影響。設計流程必須在實際封裝成型之前就反映出這些相互作用。
Synopsys產品管理高級總監Amlendu Shekhar Choubey表示：“光子學對熱非常敏感，因此熱分析變得更加重要。進行全端熱分析至關重要。你需要一個整合流程，使光學模擬和電學模擬能夠共存；還需要一個設計平台，將電子設計、先進封裝和光子積體電路（PIC）設計整合起來，從而能夠從架構設計到最終驗收，協同設計所有這些元件。”
隨著封裝尺寸增大和ASIC周圍光引擎數量的增加，散熱難度也隨之增加。更大的封裝更容易受到翹曲和機械應力的影響，而密集的光通道則會引入更多潛在的熱串擾源。儘管將光模組靠近邏輯電路在系統層面的優勢依然顯著，但散熱解決方案必須從一開始就融入到架構設計中。
材料和潔淨度對光子器件的可製造性至關重要
隨著封裝變得更薄、更大、更異質，材料堆疊也變得更加重要。載體晶圓、臨時鍵合層、模塑化合物和封裝材料都會改變結構對熱和機械應力的響應方式，翹曲就是最明顯的例子。當載體和封裝的熱膨脹係數（CTE）匹配度不夠高時，結構會在熱循環過程中發生變形，這種變形會從一個工藝步驟累積到下一個工藝步驟。
一旦引入光學元件，污染控制也會隨之改變。電子封裝本身就需要潔淨的工藝，但光子學產生的失效機制可能由一些在傳統電路中微不足道的顆粒或殘留物引發。原本只是工藝上的干擾因素，如果進入光學腔體或干擾透鏡陣列，就可能成為功能缺陷。
“光線很容易因污染而衰減，”傑亞拉曼說。“對於普通的電子積體電路來說，這種清潔度還可以接受，但現在我們發現，即使是微透鏡陣列所在腔體內的一個小顆粒也會造成影響。這些腔體必須非常幹淨。”
在這些光學結構下方的粘合介面上也出現了同樣的不耐受現象，即使是肉眼看不見的薄殘留物也能破壞連接。
“如果那層實際上只塗覆了一層單分子聚合物——僅僅是一個分子，或者幾條鏈——即使這樣也會影響焊料潤濕焊盤的方式，”布魯爾科學公司先進封裝技術戰略師哈米德·德拉米說道。“這將改變你的電氣性能、分層和破損情況。這將影響到其他所有方面。”
這種敏感性貫穿整個流程，延伸至清洗化學、殘留物去除和顆粒檢測環節，這些環節必須在光學表面安裝前對其進行保護，並在腔體和耦合結構仍可觸及的情況下對其進行驗證。行業如何在生產規模上測量和檢測這些介面本身就是一個獨立的測試和計量問題。
測試必須提前進行
測試環節成為整個流程經濟效益的關鍵所在。光子積體電路、電子積體電路、光引擎、基板和光纖介面在組裝之前都可能具有相當大的價值。如果故障是在整個封裝完成後才發現的，那麼缺陷成本將包括所有已投入組裝的合格元件。
因此，已知合格晶片的邏輯必須擴展。製造商越來越需要在加入最昂貴的電子晶片之前，確保光積體電路 (PIC)、光學連接、耦合效率和光路的可靠性，這就導致了中間光學測試外掛的需求，即使這些外掛會增加工藝時間並需要新的裝置。
“在安裝EIC晶片之前，我們先來測試一下光學器件，確保不會把EIC晶片安裝在光學器件性能不佳或衰減過大的位置，”Jayaraman說道。“測試流程將會變得更加複雜，需要插入更多的測試元件。”
光學測試引入了一些無法完全融入傳統電學測試流程的測量參數。波長漂移、光功率、衰減和耦合損耗等參數必須與電學特性一同測量，並且需要將光引入器件結構並從中收集，而這通常是在封裝尚未完成的情況下進行的。隨著光學測試向上游推進，探針策略、夾具、插座和儀器裝置都需要隨之改進。
人工智慧系統的規模使得這個問題更具挑戰性。光鏈路在封裝、機架和系統中成倍增加，在受控的開發環境中測量單個元件與以生產速度篩選數千個光路和電路通道截然不同。
“同時測試光子學和電子學非常具有挑戰性，尤其是在我所描述的這種規模下，”輝達的拉茲丹表示。“每個晶片、每個系統都包含數千個光通道和電通道，這些都需要進行大規模、高容量的測試。未來要實現這些系統，真正需要的是先進的測試平台。”
即使測試流程變得更加複雜，早期篩選也能提高經濟效益。雖然這可能會增加中間步驟的時間和裝置成本，但這些成本必須與已整合多個昂貴元件後模組失效所帶來的損失進行權衡。最經濟的測試並非總是單次插入成本最低的測試，它可能是能夠防止某個邊際元件在下游消耗更多價值的測試。
“成本是另一個問題，”安靠公司測試業務開發高級總監斯科特·卡羅爾表示，“在探針層面消除缺陷做得越多，效果就越好。”
設計基礎設施和裝置必須不斷發展
製造方面的挑戰不僅限於封裝流程，它還影響著定義產品的設計基礎設施以及建構產品的裝置生態系統。代工廠、OSAT（外包半導體組裝測試）公司、EDA（電子設計自動化）公司、材料供應商、裝置供應商和系統設計人員都需要彼此獲取資訊，但業界在定義那些資料必須在彼此之間傳輸以及以何種形式傳輸方面仍處於起步階段。
高級封裝設計套件開始發揮類似於前端 PDK 的作用，儘管所需的資訊更廣泛：熱模型、機械性能、材料性能和光學約束越來越多地需要隨封裝定義一起傳遞，而其中一些資料尚未以可在設計流程中使用的形式進行表徵。
這些工具包至關重要，因為它們是自動化設計流程運行的基礎。一旦互動變數的數量超過工程團隊手動跟蹤的能力，工作就必須自動化，而自動化依賴於工具能夠讀取的設計規則和標準化資料。如果沒有這些，流程就無從運行。
Choubey表示：“這一直是多晶片設計大規模應用的瓶頸，因為你需要設計規則，你需要相關的輔助工具來實現流程自動化。如果沒有像成熟矽工藝那樣高度的自動化，這項技術就無法規模化發展。”
裝置供應商面臨著類似的問題。針對某個客戶架構最佳化的工具，如果光介面、腔體結構、連接方式或清洗流程發生變化，可能無法移植到其他客戶的架構上。光子學迫使裝置供應商重新審視那些曾經看似穩定的工藝假設，因此開發工具可能需要迭代演進，早期系統確立設計目標，而後續幾代裝置則可以對其進行改進。
業界不太可能立即統一採用單一的光子/電子架構。一些系統將採用 2.5D 平台，而另一些系統則會採用更先進的 3D 整合、嵌入式光子積體電路 (PIC)、聚合物波導、外部雷射源或其他前端圖案化方法。多種方案可能仍然可行，因為正確的選擇取決於應用、頻寬、傳輸距離、散熱預算、封裝幾何形狀和成本結構。
結論
製造領域的核心問題不再是光子技術能否與先進半導體系統整合。從共封裝光開關到嵌入式光子積體電路（PIC）和聚合物波導布線，這個問題已經以多種形式得到解答。更棘手的問題在於，這些系統能否大規模可靠地製造，能否在關鍵節點進行檢測，以及能否在投入過多資金之前對性能不佳的元件進行充分測試。這是一個跨越行業傳統界限的挑戰。前端薄膜質量會影響光學性能，封裝材料會影響翹曲和對準，清洗化學成分會影響光損耗和下游鍵合。此外，熱行為也會改變訊號路徑本身。
解決這些問題的部分動力源於其他領域規模化發展的侷限性。隨著光刻技術的物理極限逐漸逼近，封裝越來越需要承擔系統級性能的重任，而光子學正是其尋求的解決方案之一。
日月光（ASE）首席執行長吳天表示：“光刻技術存在物理極限。行業可能還需要5到10年才能突破這個極限。封裝技術，作為系統整合商——電壓調節模組（VRM）、光子學——這些都是解決系統整合和最佳化問題的工具。”
最終結果很可能並非單一的制勝架構或一次決定性的突破。可製造的光子學將源於一系列較小的改進，這些改進將使整個器件堆疊的行為更加可預測。這包括更優的模型、更窄的材料窗口、更清晰的介面、更早的測試插入、更完整的設計套件，以及圍繞更清晰的工藝規範建構的裝置。光學技術正朝著邏輯方向發展，因為系統經濟性日益迫切地需要這種融合。目前的工作重點是使製造流程足夠成熟，從而能夠跟上邏輯的發展步伐。 (半導體行業觀察)