EMIB封裝平台已實現大規模生產（HVM），提供一種可擴展的成熟可靠2.5D封裝解決方案,已被應用於intel CPU和AI產品中。採用面板級製造工藝（510 mm × 515 mm），EMIB技術不受光罩限制，可支援最大尺寸為240 mm × 240 mm封裝，將計算單元、儲存器和專用加速器解耦為最佳化的芯粒。其底層架構在標準有機封裝基板的頂層介電層中嵌入多個超薄（約50 μm厚）矽橋，以實現局部高密度器件間互連（圖a）。
2024年，intel將帶有TSV矽橋接結構整合到基板腔體內，將EMIB技術升級為EMIB-T。能夠實現電源和高速I/O訊號在橋接區域的垂直穿通，顯著提升性能，適用於HBM4整合，使I/O物理層（PHY）設計可與2.5D互連器技術相容（圖b）。
優點是：(1) 相比矽互連器，整體封裝成本更低；(2) 同時支援將封裝尺寸擴展至300mm晶圓互連器技術所能實現的範圍。
EMIB-T-T 技術的間距擴展
1）通孔間距擴展
隨著先進封裝技術推動異構整合需求的增長，對晶片間互連間距持續縮小的需求也日益增加。如圖所示，更小的間距可實現線性及面積上的指數級頻寬密度提升，從而提高晶片間資料傳輸效率。較小的通孔間距能通過每平方毫米內連線量的增加，帶來更高的頻寬密度。還能通過減少晶片上的引出/輸入布線需求，降低互連寄生參數。
intel的FOVEROS-S技術已實現基於焊料的通孔間距縮放到HVM階段的25um。
I）36/35um焊點間距：
已成功在通過封裝級可靠性測試的2倍光罩Si上開發出EMIB-T焊點間距縮小至36um方案。目前正持續擴展35um EMIB-T技術的覆蓋範圍，支援最高4.5倍光罩晶片組合，並計畫於2026年底獲得認證。
Ii）25um焊點間距：
在以下方面進行創新：EMIB-T面板級熱壓縮鍵合（TCB）工具精度；光刻和金屬化工藝；面板級圖案設計，改善DRC並提升重疊能力；焊點電鍍的化學成分與冶金工藝以滿足Imax要求。
下圖展示開發成功製造EMIB25T元件，採用單個3mm×18mm的EMIB-T橋接結構，目前正在進行組裝和可靠性測試。
為實現25um FLI焊點間距縮放，需要對EMIB-T橋接焊盤與通孔之間的重疊層進行非常嚴格的控制，以適應更小的橋接銅焊盤CD，以及面板級橋接TCB安裝過程中固有的對準問題。下圖展示為滿足3um重疊要求而開發的一種新型通孔到橋接對準方案。
2)封裝尺寸擴展
EMIB-T技術的一個主要優勢在於其能夠實現超大封裝，可採用幾毫米×幾毫米的小型矽橋接，在面板級上拼接多個頂層矽晶片，理論上可擴展到面板尺寸。下圖展示開發四分之一面板封裝工藝。
3）技術性能
i) 高速 I/O 訊號傳輸
EMIB-T技術包含至少10層金屬層，其厚度和設計規則經過最佳化，可滿足圖7發展的I/O密度和資料速率要求。該技術符合64 Gb/s UCIe-A通道要求，實現20 Tb/s/mm線性頻寬密度。它在前沿HBM4e介面上表現出優異性能。
通過3D全波提取方法，對一條全長約6 mm、完全布線且長度匹配緊密的HBM4e EMIB- T通道進行建模，在12 Gb/s時開展瞬態模擬，包括通道內及通道間的耦合效應，同時考慮真實的傳送/接收負載。下圖展示在12 Gb/s下模擬的眼圖，UI眼開度超過67%，滿足通道預算要求，UI時序消耗≤33%。
ii)電源傳輸
與傳統EMIB技術相比，EMIB-T技術結合TSV（垂直通孔結構）和高密度MIM電容，如圖所示。TSV陣列提供從封裝基板直接垂直傳輸電源至矽橋晶片，再延伸至頂層晶片的路徑，可大幅降低直流電壓降，實現更均勻焊點電流分佈。
高密度橋接MIM電容（500 nF/mm²）提供一種有效的高頻去耦解決方案，有助於降低交流阻抗和電源噪聲。與不含橋接MIM電容的傳統EMIB封裝相比，EMIB-T封裝的電源分配網路（PDN）交流阻抗改善超過82%。
EMIB-T橋接晶片尺寸可支援比72 mm²更大的面積，並具備更高的長寬比。intel正在推進焊點間距縮小至低於25um的研發工作，致力於採用先進光刻技術，以實現極高的疊層精度和面板級圖案化，建構完整的面板級封裝解決方案。目前已成功演示EMIB-T，正開發整合式IVR晶片以提升電源傳輸性能。正在研究玻璃芯基板技術，以取代有機芯基板，實現利用光波導在封裝內整合光學連接。
此次會議上，intel報導在單一玻璃基板上成功共形制電傳輸線（TGV）與光波導，在TGV之間形成的波導區域具有持續穩定的低損耗光傳輸性能。
雷射輔助蝕刻（LAE）利用超短、高峰值的雷射脈衝，實現非線性吸收在雷射作用區域形成狹窄的雷射影響帶，顯著增強化學反應活性和蝕刻選擇性，從而實現平滑、低崩邊的通孔玻璃形成。通過最佳化該工藝，以獲得低錐度、高長寬比以及更緊密的通孔間距，滿足高IO密度（>100萬）需求。
下圖展示不同的縱橫比，6:1、10:1、30:1以及混合過孔。
玻璃空腔對於先進封裝應用至關重要，以容納嵌入式晶片、無源元件以及熱或機械特徵，需要精確且無裂紋的成型方法。通過雷射鑽孔結合選擇性蝕刻技術，可實現空腔通孔或淺層結構。下圖展示1 mm × 1 mm空腔、深度為1 mm、500um、100um通孔空腔。
形成玻璃孔被銅填充。銅填充採用面板級電鍍工藝完成。下圖展示全銅填充TGV，未發現任何氣孔或缺陷。
在RDL形成前，玻璃與銅的熱膨脹係數存在差異，對金屬化的TGV進行熱衝擊測試，以檢查是否存在玻璃開裂或其他缺陷。多個鍍層樣品均在最嚴苛的條件下（TSC：-50至+125°C）進行750次熱循環測試，鍍層TGV也未出現裂紋或缺陷。
在金屬玻璃基板上形成多個RDL。下圖展示24層玻璃基板，在加工過程中幾乎無翹曲現象，頂層嵌入兩個EMIB晶片，用於實現精細的晶片間互連。
玻璃具有更高的機械和尺寸穩定性，改善各層之間的重疊互連性能，實現極低的平面度，使光刻時焦深更小，提升光刻精度，並能耐受更高的溫度。圖案畸變減少高達50%，且對稱收縮可被校正，優於有機基底材料，如圖a所示。圖b展示基板在X-Y方向上的尺寸穩定性。
玻璃基板更穩定，通過精細互連，為超大外形封裝提供可能，顯著提高組裝良率。
下圖展示24層基板，採用切割技術，實現無翹曲及缺陷的器件（經受50次循環TSC未出現任何性能退化）。
玻璃基板還可整合光學波導，實現封裝內嵌式光訊號路由。可在單一基板上同時實現封裝內外的光電輸入/輸出，通過玻璃內部多層3D光學路由，建構出全互聯的光學連接矩陣。可實現封裝內外連接的高頻寬、低延遲，實現晶片到晶片等級的數百釐米連接。
超短脈衝雷射直接寫入技術具有獨特優勢，能夠利用高度聚焦的光束，在玻璃體材料內部形成嵌入式三維波導，可實現較低的傳播損耗（0.1 dB/cm）、較小的間距（20 μm），能夠在玻璃基板全厚度範圍內形成深部波導。
下圖展示一個實際製造的測試基板，在同一基板上形成波導和貫穿玻璃孔。插入損耗資料顯示，其總方差約為0.1 dB。
總之，intel成功實現業界首次大規模生產的大的多層數厚型玻璃基底，採用全銅填充TGV和EMIB，以面板級工藝完成製造。在相同基底上形成空腔並成功整合光波導，表現出一致且低損耗。 (光芯之路)