AI速讀
美光於 VLSI 報告中揭示 AI 記憶體演進藍圖。針對 AI 加速器功耗中 25%-40% 來自記憶體的現況，美光提出透過混合銅鍵合與先進 CMOS 工藝降低能耗。技術路徑將由現有的 HBM 與平面 DRAM 微縮，在未來十年過渡至 3D 堆疊 DRAM 架構以實現容量躍升。同時，美光強調 2.5D/3D 先進封裝是突破性能關鍵，並將鐵電 NVDRAM 定位為具備高耐久、低延遲的 AI 擴展儲存方案，全面對抗 AI 算力增長帶來的記憶體牆挑戰。
分享美光在今年VLSI上的報告，論述和展望AI 時代記憶體技術創新。美光支出，當前高頻寬記憶體（HBM）憑藉矽通孔3D 堆疊架構，成為 AI 加速晶片的標配，顯著提升資料吞吐效率與能效，但記憶體系統佔加速器總功耗的 25%~40%，需通過混合銅鍵合、先進 CMOS 工藝持續降低單位位元能耗，同時依靠雙層 ECC 機制保障大規模部署下的資料可靠性。傳統平面 DRAM 仍在持續微縮，通過埋柵、三面柵鰭式訪問器件實現超低關斷電流與高導通電流，配合高 k 介質電容、高 k 金屬柵外圍 CMOS 工藝，同步實現容量提升、功耗下降與面積效率最佳化。
面向未來十年，DRAM 將從平面走向 3D 堆疊架構，通過多層 1T-1C 儲存陣列與晶圓鍵合技術實現容量躍升，核心挑戰在於低缺陷外延生長、高深寬比工藝控制與鍵合對準精度。先進封裝是系統級性能突破的關鍵，2.5D/3D 異構整合可縮短資料傳輸路徑，需協同解決熱管理、供電網路與機械應力問題。新興儲存中，鐵電 NVDRAM 是目前唯一達到近 DRAM 性能的非易失方案，具備高耐久、低延遲特性，可為 AI 負載提供大容量記憶體擴展與非易失功能。
報告主要內容
- AI 算力增長下的記憶體牆困境
- DRAM 工藝微縮技術進展
- 3D DRAM 未來演進路徑
- 面向 AI 的先進封裝技術
- 新興儲存：鐵電 NVDRAM 技術
報告主要頁面
(銳芯聞)