大摩把AI基礎設施的下一階段約束從單一算力擴展到容量、頻寬與成本共同構成的記憶體牆。AI代理可能在2030年前貢獻 26%—77% 的新增DRAM需求，雲端記憶體支出到2030年達到 4180億美元，2026年起復合增速約8%。記憶體佔雲資本開支的比例預計從2023年的12%升至2027年的40%，系統需要同時改進設計、製程、封裝、外圍器件、整合方式和材料，單靠製程微縮不足以解決資料存取約束。
▪ DDR5單通道頻寬由2024年的44.8GB/s提高到2026年的51.2GB/s，增幅約 14%；同期Google Cloud月度token量由2024年4月的10兆增至2026年6月的3200兆，增長超過320倍，頻寬改善明顯落後於資料處理需求。
▪ 大摩預計2027年雲廠商資本開支與EBITDA之比達到 88.2%，而2017年為32.4%。記憶體成本和供應能力開始影響整體基礎設施回報，HBM堆疊、先進基底、快取層級與互連效率需要在系統層面協同最佳化。
▪ 新興記憶體技術市場規模預計由2025年的 12億美元 增至2030年的230億美元。增量不僅覆蓋傳統DRAM、NAND與HBM廠商，也延伸到介面晶片、連接、先進封裝、3D堆疊和系統設計環節。
大摩：記憶體佔雲資本開支比例與記憶體層級結構（來源：大摩, 260716）
前言
摩根士丹利於2026年7月16日發佈這份題為《下一代記憶體的創新》的全球科技研究報告。報告由橫跨美國、歐洲、日本、台灣、香港和新加坡的十位分析師聯合撰寫，涵蓋半導體記憶體領域的全部主要賽道。
這份報告的核心論點簡潔而有力：AI的瓶頸已從算力轉向記憶體。 如果說GPU決定了AI能"跑多快"，那麼記憶體決定了AI能"走多遠"。報告系統性地提出六大創新路徑，並首次對"記憶體創新"這一新興生態系統的可定址市場進行量化測算，為投資者提供了從傳統記憶體晶片向整個記憶體生態系統擴展的完整投資框架。
本綜述嚴格遵循報告原文結構與內容，逐頁進行翻譯、梳理與深度剖析。
第一章：問題定義——記憶體何以成為AI的下一個瓶頸
1.1 從"算力競賽"到"系統約束"的範式切換
報告開篇明確指出，AI的發展正處於根本性的範式切換之中。過去幾年，AI領域的焦點幾乎全部集中在GPU算力的指數級增長上。然而，這種"算力軍備競賽"正在遭遇一個不可迴避的現實：記憶體系統完全跟不上算力的增長速度。
大摩用兩組對比資料清晰展示這一失衡：
Token增長 vs 頻寬增長
Google Cloud Platform（GCP）的Token處理量從2024年4月的每月約10兆，飆升至2026年6月的每月3,200兆，增長超過320倍。
- 同期，DDR5記憶體的每通道頻寬僅從44.8GB/s（DDR5-5600）提升至51.2GB/s（DDR5-6400），增幅僅為14%。
這是數量級的差距——320倍對14%。即便GPU算力再強，資料無法及時送達，算力只能空轉。
記憶體支出佔比的躍升
2023年（AI雲資本開支爆發前），記憶體支出僅佔雲資本開支的約12%。
- 大摩預計到2027年，這一比例將躍升至40%。
- 資本開支與EBITDA的比率將從2017年的32.4%升至2027年的88.2%。
這意味著，雲服務商每10塊錢基礎設施投資中，就有4塊錢花在記憶體上。記憶體不再是"配角"，而是基礎設施投資的核心組成部分。
1.2 "記憶體牆"的三重約束
報告的核心分析工具是"記憶體牆"（Memory Wall）概念——處理器性能與記憶體系統性能之間日益擴大的鴻溝，具體表現為三個相互強化的約束維度：
報告特別強調，這三個約束不是孤立的，而是相互強化的"三重困境"：容量不足導致頻繁資料交換→加劇頻寬壓力；頻寬不足延長計算時間→增加成本；成本高企限制容量擴展。僅靠單一維度的改進無法打破這一循環。
1.3 分析框架的升維：從"記憶體晶片"到"記憶體系統"
報告最重要的理論貢獻之一，是提出分析框架的根本性升維。傳統分析將記憶體問題簡化為"DRAM/NAND供給是否充足"，但大摩明確指出——這種分析框架已經過時。
真正的挑戰是系統級的：
資料如何在晶片之間移動（互連）
- 資料如何在物理空間上排列（封裝）
- 資料如何被訪問和計算（架構）
- 資料如何被記憶體和保留（材料）
這意味著，解決方案不能僅靠"多建幾座晶圓廠"，而需要在整個記憶體堆疊上進行協同創新。這也意味著，投資機會從"記憶體原廠"擴展到了"整個記憶體生態系統"。
大摩將這一轉變總結為投資邏輯的根本變化：
舊問題："誰造出最快的晶片？"
新問題："誰能最高效地移動、記憶體和訪問資料？"
第二章：歷史啟示——3D NAND的顛覆性案例
在展開六條技術路徑之前，報告專門用完整章節回顧了3D NAND的歷史。這不僅是背景介紹，更是一個方法論示範——大摩試圖通過歷史類比，告訴投資者"記憶體創新如何重塑行業格局"。
2.1 3D NAND的誕生與技術突破
技術背景： 傳統2D平面NAND通過不斷縮小線寬來提升密度。但隨著製程微縮接近物理極限（約15-16nm），繼續縮小尺寸導致電荷洩漏和單元間干擾變得不可控。行業需要一種全新的思路。
概念提出： 東芝在2007年首次提出3D NAND概念——將記憶體單元垂直堆疊，而非繼續在平面上縮小。
商業化： 三星在2013年率先實現24層3D NAND量產，密度128Gb。但真正的轉折點出現在2016年——蘋果決定在iPhone 7的256GB版本中採用三星的3D V-NAND。
2.2 蘋果的催化作用
報告對蘋果的角色給予高度評價，認為其產生了三個關鍵效應：
需求訊號效應：蘋果的採用向全行業發出明確訊號——3D NAND是"真需求"，不是實驗室技術。
- 規模效應：蘋果的訂單量巨大，足以支撐供應商的大規模資本開支。
- 競爭效應：蘋果只選三星作為供應商，迫使SK海力士和東芝等競爭對手加速追趕。
2017年，由於SK海力士和東芝的良率爬坡不及預期，全球3D NAND出現供應短缺。這反而進一步加速全行業投資，推動了從24層到48層的快速迭代。
2.3 對NOR快閃記憶體的影響：顛覆但不消滅
報告特別指出，3D NAND對NOR快閃記憶體市場產生壓力，但沒有完全取代NOR——這是一個重要的細微判斷，顛覆性技術往往會消滅舊技術，但有時也會形成"新舊共存"的新格局。
NOR在以下場景中仍然不可或缺：
啟動/程式碼記憶體
- 就地執行（XIP）
- 安全韌體
- 快速隨機讀取
- 對可靠性敏感的汽車、工業、物聯網和網路應用
那些無法或不願進行大額資本開支的記憶體廠商（Macronix、Winbond、GigaDevice）退出了高堆疊NAND競爭，專注於NOR和SLC NAND，從而獲得更小但更專注的市場空間。
2.4 對當下的啟示
通過3D NAND案例，報告暗示對當下記憶體創新的幾個關鍵判斷：
"殺手級應用"是創新的催化劑——正如智慧型手機催生了3D NAND，AI正在催生新一代記憶體技術。
- 大客戶的採用是關鍵轉折點——正如蘋果的採用推動了3D NAND普及，AI超大規模客戶的採用將決定HBF、CXL等新技術的命運。
- 顛覆性創新重塑供應鏈——3D NAND讓"無法跟進的玩家"邊緣化，當前的記憶體創新也將重新劃分贏家和輸家。
第三章：六大創新路徑——系統性的技術框架
這是報告的核心技術內容。大摩將記憶體創新分解為六個相互關聯的路徑，為投資者提供系統性的分析框架。
3.1 路徑一：製程遷移——傳統的延續與極限
DRAM製程：逼近物理極限
DRAM製程演進已從"大步前進"變為"小步挪移"：
從1a節點（約14nm）到1b節點（約12nm），實現顯著的幾何微縮
- 但從1b到1c節點，微縮幅度已不足10%
- 這是DRAM產業歷史上最緩慢的一代微縮
報告揭示三大廠商在EUV策略上的戰略性分化：
報告明確指出，DRAM製程微縮的"黃金時代"已結束。下一個關鍵轉折點是4F²單元結構（0a節點） ，預計2027-28年達到量產可行性。這將是平面DRAM的"最後一站"，之後必須轉向3D DRAM。
NAND製程：層數競賽升級
NAND的情況相對樂觀，因為3D堆疊提供了持續密度提升空間：
美光：276層G9 3D NAND已出貨
- 三星：286層第9代V-NAND
- SK海力士：321層NAND已量產
- 長江記憶體：232層（使用Xtacking 3.0架構）
報告強調，NAND製程競爭已從"層數競賽"擴展到橫向微縮（縮小字線間距、使用PUC/CuA架構）和邏輯微縮（SLC→MLC→TLC→QLC）的多維度競爭。
3.2 路徑二：設計創新——架構級突破
PLC NAND：5bit/單元的極限挑戰
從QLC（4bit/單元，16種電壓態）到PLC（5bit/單元，32種電壓態），看似僅+25%密度提升，實則對控製器提出質變要求：
PLC的耐用性僅約100次P/E cycle，寫入速度僅1-5 MB/s。這意味著PLC只能用於"寫少讀多"的冷資料記憶體。報告對PLC的判斷是：技術上可行，但商業適用範圍有限。
3D DRAM：記憶體行業的"聖盃"
3D DRAM是報告中最受關注的設計創新方向。其目標是在單片晶圓上垂直堆疊多層DRAM單元，類比2D NAND到3D NAND的轉型。
技術路線有三條：
垂直通道（VCT） ：三星和SK海力士當前採用的過渡方案
- 含電容全堆疊3D DRAM：最困難但最徹底的方案
- 堆疊水平通道（Si/SiGe超晶格） ：通過材料創新實現
美光選擇最激進路線——直接進入全3D DRAM，跳過VCT過渡。這是一場豪賭：成功則彎道超車，失敗則可能掉隊。
報告對3D DRAM量產時間的判斷："全堆疊、含電容的3D DRAM量產可能要等到2030年代。"
ZAM和zHBM：非常規路徑
ZAM由Intel和SAIMEMORY（軟銀）聯合開發，用交錯對角互連替代傳統垂直TSV。zHBM則將記憶體直接堆疊在GPU邏輯晶片之上。報告對這兩項技術的態度是"高潛力、高風險"。
MRAM：不會取代DRAM，但會取代部分Flash/SRAM
MRAM基於磁性隧道結記憶體資料，優勢是非易失性+高耐用性+高速。但密度和成本約束使其無法替代高密度DRAM。更合理的定位是替代嵌入式Flash和SRAM，應用於汽車MCU、航天、工業自動化等場景。
關鍵瓶頸：20nm以下是熱穩定性懸崖。
3.3 路徑三：封裝創新——當前最大的增量機會
這是六大路徑中商業化最快、TAM最大的領域。
HBM：AI記憶體的"當紅炸子雞"
HBM路線圖非常清晰：
三星在HBM4認證中領先，1Q26已開始爬坡。HBM4e的每片晶圓良率可能再降20%——意味著供給將進一步緊張。
大摩預計2026-2028年HBM ASP年增+15%，商品DRAM價格持平至1H28。
HBF——本報告最大亮點之一
HBF（高頻寬快閃記憶體）是閃迪在2025年2月推出的新產品。本質上，它是將3D NAND堆疊並賦予HBM等級的頻寬：
頻寬媲美HBM
- 容量是HBM的8-16倍
- 定位：AI推理場景中HBM的容量補充
- 第一代HBF可實現單GPU達4TB的VRAM容量
2025年8月，SK海力士與閃迪簽署MOU，聯合推動HBF介面標準化。兩大記憶體巨頭的聯手意味著HBF是產業共識，不是概念炒作。
時間表：
2H26：HBF出樣
- 2027年初：首批AI推理裝置可用
HBF的戰略意義在於：它創造了一個"從0到1"的新品類。
WoW：邊緣AI的關鍵使能技術
AP Memory的WoW方案已展示10倍頻寬、>90%功耗降低。大摩預測WoW市場從2025年0.5億美元→2030年98億美元，CAGR高達322%。
H3和iHBM
SK海力士的H3架構（HBM+HBF混合）在推理場景實現2.69倍吞吐量/瓦提升。iHBM則在封裝內整合冷卻元件，直接解決HBM的熱瓶頸。
高通的HBC
用LPDDR堆疊替代HBM，簡化CoWoS為Chiplet封裝。大batch場景頻寬每瓦達HBM的6倍。
3.4 路徑四：外圍創新——內容乘數效應
外圍創新是"投資彈性"最大的路徑——不是"賣更多晶片"，而是"每台伺服器賣更多晶片"。
MRDIMM：讓DDR5頻寬翻倍
通過MRCD+MDB晶片組，使DDR5有效頻寬翻倍（6,400 MT/s→12,800 MT/s）。
關鍵資料：
每模組：1個MRCD + 10個MDB
- 傳統RDIMM：僅1個RCD
- 內容價值提升約11倍
瑞薩已量產完整方案，瀾起科技是另一主要供應商。
CXL：打破伺服器的"記憶體天花板"
CXL將記憶體連接到PCIe介面，突破DIMM槽位限制：
記憶體擴展：通過PCIe槽位加入更多記憶體
- 記憶體池化：多台伺服器共享集中式記憶體池
Meta的"Vistara"項目已驗證CXL價值：伺服器數量減少25%，延遲降低，OOM事件減少。
大摩大幅上調CXL市場預測：
從DDR5到DDR6，每台伺服器的RCD晶片數量從24顆增至96顆——增長4倍。
3.5 路徑五：整合創新——PIM與CIM
PIM和CIM代表對馮·諾依曼架構的根本性挑戰。
PIM：三星和SK海力士的前沿探索
三星HBM-PIM（Aquabolt-XL）在HBM記憶體體內部嵌入可程式設計計算單元：
平均記憶體延遲降低>50%
- 特定計算性能提升最高16倍
- 能效提升>80%
SK海力士GDDR6-AiM針對RNN/LSTM/MLP最佳化。
經濟性驗證： LLM推理場景下，PIM架構3年TCO每QPS可比GPU降低6.94倍。
CIM：更激進的範式突破
CIM直接在記憶體陣列內部利用介質物理/電學特性執行計算，可使用SRAM、DRAM、FeFET、ReRAM、3D Flash等多種介質。
3.6 路徑六：材料創新——最底層的變數
3D DRAM通道材料：Si/SiGe超晶格
通過外延生長交替的Si/SiGe多層結構，選擇性刻蝕掉SiGe層，釋放堆疊的水平矽通道。關鍵挑戰是原子級的介面控制。
DRAM電容介質：從ZAZ到HZO
傳統ZAZ（ZrO₂/Al₂O₃/ZrO₂）三層結構在5nm以下難以維持。研究方向轉向TiO₂基材料和HZO鐵電/反鐵電材料。HZO的"逆微縮"特性尤其值得關注。
MRAM自旋電子材料
核心是磁性隧道結，需要精確工程化的鐵磁層和MgO隧道勢壘。
NAND金屬化：從鎢到鉬
行業正從鎢（W）轉向鉬（Mo），原因：
鎢需要TiN阻隔層，消耗導電截面積
- 鎢CVD工藝使用WF₆，留下氟殘留
- 鉬無需阻隔層，電阻率更低，ALD沉積更均勻
第四章：TAM量化測算
大摩首次系統性地量化"記憶體創新"的可定址市場：
不含HBM的記憶體創新TAM
含HBM的總TAM
封裝和外圍是最大增量市場——這與"外圍創新具有最大投資彈性"的判斷一致。
第五章：重點推薦標的深度分析
5.1 三星電子——HBM領跑者
評級： 超配（Top Pick）
核心邏輯：
HBM4認證領先，1Q26已開始爬坡
- 3Q26 DRAM預計漲價20-30%
- CXL CMM-D模組（CXL 3.1相容）預計3Q26出樣
- 2027年盈利僅5.2倍PE
技術佈局： HBM4領跑、VCT過渡3D DRAM、286層V-NAND、VIO NAND（400+層，CoP混合鍵合）
風險： 2028年供需能見度不足，DRAM漲價可能在4Q26見頂。
5.2 美光——資本效率的典範
評級： 超配，目標價$1,200
核心邏輯：
最少EUV層數實現1b節點30%密度提升
- HBM毛利率向90%靠近
- 16項戰略客戶協議+$220億財務承諾
- 承諾100%超額現金返還股東
技術差異化： 直接進入全3D DRAM，跳過VCT過渡——最激進的技術路線。
5.3 閃迪——HBF創造新品類
評級： 超配，目標價$1,750
核心邏輯：
HBF創造"從0到1"新市場
- 已鎖定超1/3 FY27產能的NBM協議，毛利率80%+
- 當前僅約10.5倍2027年PE
HBF時間表： 2H26出樣，2027年初首批AI推理裝置可用。
5.4 鎧俠——SSD全產品線覆蓋
評級： 超配（Top Pick）
產品線： CM系列（KV快取）、GP系列（GPU直連）、LC系列（高容量QLC）
BiCS路線圖： BiCS-8佔80% GB產出（2027年3月），BiCS-10（332層）夏季出樣。
5.5 瀾起科技——中國唯一純資料中心晶片標的
評級： 超配，A股目標Rmb377，H股目標HK$432
核心邏輯：
中國唯一純資料中心晶片公司
- MRCD/MDB、PCIe重定時器/交換晶片、CXL MXC三大新AI業務線
- 中國半導體國產化驅動市場份額提升
盈利預測上修： 2026/27/28年EPS分別上調1%/11%/37%，2026-2028年淨利潤CAGR預計73%。
估值爭議： 目標價對應2026年122倍PE，高於A股歷史均值70倍。高PE由高增長支撐。
風險： 雲資本開支下行、技術遷移慢於預期、新產品發佈延遲。
5.6 瑞薩電子——MRDIMM的早期贏家
評級： 超配
核心邏輯： 記憶體介面毛利率遠超公司平均，2025-2028年CAGR預計29%，MRDIMM晶片組方案已量產。
第六章：系統與軟體最佳化
DeepSeek Engram
將模型靜態知識庫解除安裝至CXL-attached DDR5，按需呼叫。核心是將靜態模式記憶體與動態計算分離。
CXL-Attached DDR5
將"推理"與"知識記憶體"解耦——延遲關鍵的推理留在HBM，大規模低頻訪問知識解除安裝至CXL-attached DDR5。
TurboQuant
KV Cache壓縮演算法，推理速度提升8倍、記憶體佔用減少6倍。大摩判斷：壓縮的短期影響不是降低絕對GPU需求，而是在現有硬體上實現更高利用率和更長上下文窗口。
SRAM和LPU架構
LPU強調緊協調執行和大量使用片上SRAM。大摩將SRAM和HBM視為互補關係——SRAM處理"熱路徑"，HBM提供可擴展容量。
第七章：關鍵風險與催化劑
風險因素
軟體最佳化的替代效應：可能減少增量硬體需求，但效率提升更可能被重新投資於更大模型
- AI變現不及預期：可能導致資本開支削減
- 技術執行風險：新技術複雜且未在大規模驗證
- 周期性風險：DRAM漲價可能在4Q26見頂
- 地緣政治風險：涉及中國半導體和出口管制
關鍵催化劑
HBM4/HBM4e量產進度和客戶認證
- HBF出樣及客戶反饋（2026下半年-2027年初）
- CXL在超大規模資料中心的部署加速
- MRDIMM在下一代伺服器平台的採用率
- 3D DRAM技術突破與量產時間表
第八章：核心結論與投資啟示
核心結論
第一，AI投資正從"算力主導"轉向"系統主導"。 記憶體是這一轉型的核心——GPU決定AI"跑多快"，記憶體決定AI"走多遠"。
第二，機會從記憶體原廠擴展到整個生態系統。 封裝、介面、材料等領域可能出現比傳統記憶體晶片更大的Alpha。大摩明確指出："These areas are earlier-stage, less crowded and often under-owned。"
第三，六大路徑中，封裝和外圍是當前最大的增量市場。 TAM最大、商業化路徑最清晰、投資彈性最高。
第四，HBF是值得高度關注的新品類。 閃迪創造"從0到1"的市場，SK海力士已參與聯合標準化。
第五，瀾起科技是"記憶體外圍"主題的最佳標的，但高估值蘊含高預期。
投資框架總結
最後的思考
大摩在報告結尾寫道："The first phase was compute-led, driven by GPUs and infrastructure build-out. The next phase will be system-led, driven by efficiency and architecture."
第一階段（2023-2025）是"算力軍備競賽"，誰有最多GPU誰贏。第二階段（2026-2030）是"系統效率競賽"，誰能最有效地移動、記憶體和訪問資料誰贏。
記憶體，正是這場競賽的核心戰場。 (invest wallstreet)