最近幾年，AI算力一路狂飆，GPU越來越快、叢集規模越來越大，但真正限制下一代AI資料中心繼續擴張的，已經不只是算力本身，而是晶片之間的資料怎麼傳得更快、更遠、更省電。
當單通道速率邁向200G、400G，傳統銅互連正在撞上物理極限，而可插拔光模組的功耗也越來越難忽視。也正是在這樣的背景下，Co-Packaged Optics（CPO，共封裝光學）開始從概念走向真正的產業化拐點。
小編就結合這份報告，帶大家系統看懂CPO為什麼會成為AI高密度互連的重要方向，以及它背後的Silicon Photonics、PIC/EIC、External Laser、FAU、3D封裝與Hybrid Bonding等關鍵技術，進一步看看這場光互連架構升級，究竟會如何重塑下一代AI資料中心和整個光通訊產業鏈。
一、這份材料真正想說明什麼？
當AI叢集邁向更高頻寬、更高GPU密度之後，傳統銅互連和可插拔光模組還能不能繼續支撐？報告的答案是：CPO正在從“可選技術”逐漸變成下一代AI資料中心的關鍵互連架構。
二、AI算力增長正在撞上“Copper Wall”，光互連成為必然方向
整篇報告最底層的邏輯，是AI算力增長速度已經開始超過傳統電互連能力的提升速度。
隨著單通道速率從100G向200G、400G演進，高頻訊號在銅線中的插入損耗、串擾、色散、阻抗失配等問題越來越嚴重。報告認為，當單通道超過約200Gbps後，銅互連很難在幾米以上距離繼續維持合理的功耗和訊號完整性。
AEC可以依靠Retimer暫時延長銅互連壽命，但隨著800G→1.6T→3.2T演進，這種方案越來越難持續。
因此，產業真正需要解決的問題已經從“如何讓銅傳得更遠？”轉向“如何更早地把電訊號轉換成光訊號？”這正是CPO出現的根本原因。
三、CPO的本質：把光引擎從面板搬到ASIC封裝旁邊
傳統Pluggable Optics的光模組位於交換機面板，ASIC產生的高速電訊號需要先經過較長的PCB走線，再進入光模組完成E/O轉換。
CPO則把由PIC（Photonic Integrated Circuit）+ EIC（Electronic Integrated Circuit）組成的Optical Engine直接整合到Switch ASIC或未來XPU的封裝中。
這樣一來，電訊號只需要走毫米級距離就可以轉換成光訊號，而不是傳統方案中的數十釐米PCB距離。
因此可以把CPO理解為Pluggable：ASIC → 長PCB電互連 → 光模組 → 光纖變成CPO：ASIC → 毫米級電互連 → PIC/EIC光引擎 → 光纖
這看起來只是“把光模組搬近一點”，實際上卻改變了整個資料中心光互連產業鏈。
四、CPO最大的價值之一，是大幅降低AI資料中心的“光互連功耗稅”
報告特別強調了一個概念——Pluggable Power Tax。
1.6T可插拔光模組功耗大約25–30W，而CPO 1.6T Optical Engine可以降低到約9W，功耗下降約65%–70%。
按照報告給出的1GW資料中心案例計算，CPO理論上可以節省約28–35MW功率，相當於每年節約約2800萬–3500萬美元電力成本。
原因並不只是“矽光更省電”，而是縮短電互連距離 → 降低訊號損耗 → 減少DSP/Retimer → 降低整個鏈路功耗。
所以CPO的真正意義是讓更多資料中心電力預算用於GPU/XPU計算，而不是消耗在資料搬運上。
五、四大技術條件正在同時成熟：CPO開始進入商業化拐點
報告認為，現在推動CPO落地的不是單一技術突破，而是四個條件同時成熟：
① 光鏈路功耗大幅下降
1.6T CPO相比Pluggable可以實現約65%–70%的光鏈路功耗下降。
② Chiplet + Advanced Packaging成熟
2.5D Interposer、RDL、高密度Die-to-Die互連、3D堆疊、Hybrid Bonding等技術，使PIC、EIC和Switch ASIC能夠真正封裝在一起。
③ Silicon Photonics成熟
SiPh同時具備高整合密度、CMOS工藝相容性以及200/300mm晶圓製造能力，因此成為CPO規模化生產的重要底層平台。
④ Reliability開始得到驗證
過去產業擔心CPO一旦光引擎失效，就可能影響整顆昂貴ASIC。但報告引用Meta的資料認為，CPO可靠性正在改善，這可能從過去的主要阻力逐漸轉變為推動Hyperscaler採用的因素。
換句話說CPO並不是突然出現的新技術，而是矽光、Chiplet、先進封裝、高速SerDes等技術共同成熟後的結果。
六、技術路線正在從Pluggable一路走向3D CPO和Integrated Laser
報告把光互連架構劃分為五代，並強調存在兩條平行路線：一條是技術架構演進路線，另一條是真正的產業商業化路線。
大致可以理解為：
Gen I：Pluggable Optics
↓
Gen II：OBO / NPO
↓
Gen III：2.5D CPO
↓
Gen IV：3D CPO
↓
Gen V：Integrated Laser
其中真正值得關注的是Gen IV——3D CPO。
EIC不再與PIC並排放置，而是通過3D堆疊/Hybrid Bonding直接堆疊在PIC上，從而進一步縮短電連接距離、降低功耗並減小Optical Engine面積。
而最終形態Gen V，則進一步把Laser也整合進Package。
但報告認為，Integrated Laser短期並不是主流路線，主要受制於雷射器的熱管理、可靠性和輸出功率。
七、真正的商業化路線非常明確：Switch First，XPU Later
這是整篇報告最值得關注的判斷之一，CPO不會首先進入GPU/XPU，而會首先進入交換機。
目前NVIDIA Quantum-X / Spectrum-X、Broadcom TH5 Bailly / TH6 Davisson等產品正在推動Switch-side CPO。
而XPU端CPO仍然面臨一個非常現實的問題，HBM已經佔據GPU封裝周圍大量“Package Beachfront”，留給Optical Engine的空間非常有限。
因此，目前已經商業化的CPO產品主要集中在Switch，而不是AI Accelerator。
這意味著未來幾年更現實的路線是Switch CPO → 大規模部署 → 技術/可靠性成熟 → XPU Optical I/O / CPO。
八、External Laser將是近期主流，Integrated Laser屬於長期方向
報告對Laser路線也給出了非常明確的判斷。
近期CPO不會急於把雷射器整合進ASIC Package，而是採用External Laser Source（ELS / ELSFP）+ CPO Optical Engine
主要有三個原因：
可靠性：幾十美元的Laser失效，不應該拖累價值數萬美元的ASIC。
散熱：ASIC是高溫器件，而Laser對溫度非常敏感。
光功率：外接Laser目前可以提供更高的輸出功率，從而獲得更大的Link Budget。
所以短期CPO產業鏈裡，高功率CW Laser / InP雷射器反而可能成為非常關鍵的環節。
九、CPO最大的產業意義，是重新分配整個光模組產業鏈的價值
報告的邏輯非常鮮明，CPO不是簡單創造一個新的光模組市場，而是在重新分配光互連產業鏈價值。
傳統價值鏈更多集中在Optical Transceiver → Module Assembly
而CPO之後，價值開始向SOI / InP材料 → Silicon Photonics → PIC → EIC → External Laser → FAU → 3D Packaging / Hybrid Bonding → E/O Test遷移。
報告明確認為，隨著Optical Engine進入Package，產業價值會從傳統Module Assembler向Wafer-level Photonics、Advanced Packaging以及少數關鍵零部件瓶頸環節轉移。
十、未來CPO供應鏈可以重點拆成五大方向
報告進一步把產業鏈拆成五層：
第一層：Wafer & Substrate
主要包括Photonics-grade SOI，以及用於Laser的InP/GaAs等III-V材料。
第二層：PIC + EIC
這是Optical Engine真正的核心，包括SiPh PIC、Driver、TIA，以及EIC/PIC的3D Bonding。
第三層：External Laser Source
由於近期路線仍然採用外接Laser，高功率CW Laser成為關鍵瓶頸。
第四層：FAU（Fiber Array Unit）
負責把PIC中的光高精度耦合進入光纖，對微米級Alignment能力要求非常高。
第五層：Equipment
包括MOCVD、Die Bonding、Photonics Packaging、Alignment以及E/O Test等裝置。
也就是說，CPO帶來的機會並不只屬於“光模組公司”，而會向半導體材料、矽光Foundry、先進封裝、雷射器、精密光學和半導體裝置全面擴散。
十一、CPO市場空間巨大，但並不是Pluggable馬上消失
報告引用不同機構預測，2025年CPO市場仍然只有約1億美元級，但到2030年可能達到約100億—近400億美元，預測差異主要取決於CPO未來能否從Switch進一步進入Scale-up以及XPU側。
因此報告並沒有認為“CPO馬上全面替代Pluggable。”相反，未來相當長一段時間很可能是DAC/AEC + Pluggable + LPO + CPO長期共存。
尤其當前主流仍處於200Gbps/lane附近，因此客戶對可靠性的信任程度仍然會直接影響CPO部署節奏。
十二、CPO仍然面臨五類關鍵風險
報告指出商業化過程中仍存在幾個核心瓶頸：
良率與Known Good Die：光引擎一旦封進昂貴ASIC，封裝良率的重要性顯著提高。
InP/Laser產能：報告認為Laser供應鏈可能成為最緊張的物理瓶頸之一。
維修性與Blast Radius：如果CPO可靠性無法在更多Hyperscaler環境複製，整機失效風險仍然存在。
供應商鎖定：高度整合後，NVIDIA/Broadcom等平台廠商的話語權可能進一步增強。
AI Capex周期：CPO需求本質上仍然依賴Hyperscaler AI基礎設施。
此外，LPO、Active LED Cable以及Co-Packaged Copper（CPC）等技術，也可能延緩部分場景向CPO遷移，特別是CPC可能繼續延長銅在Scale-up網路中的生命周期。
🏁 小編總結
AI資料中心正在從“電互連主導”逐步邁向“光互連深入晶片封裝”的時代，而CPO很可能成為這一變化最重要的架構拐點之一。 (芯聯匯)