台積電與艾斯摩爾今天宣佈推進十二英吋光罩，想讓更先進的光刻技術在製造大晶片時少一道拼接。人工智慧晶片越做越複雜，裝置能刻得更細還不夠，還得讓客戶算得過帳。這次合作把降低曝光成本變成了雙方共同推進的產業任務。
台積電開始改寫採用新裝置的條件
9月8日的新增變化，是台積電與艾斯摩爾共同推動光罩從現行六英吋轉向十二英吋。光罩承擔著向晶圓轉移電路圖案的任務，更大尺寸的價值在於讓大晶片少受曝光範圍限制。兩家公司把合作目標落在先進製程的成本效益上，台積電此前因成本考量保持觀望，如今開始參與改變這筆帳的條件。
這裡的High-NA EUV，是能印出更精細圖案的新一代極紫外光刻技術。它提升了分辨能力，但在現有光罩下，大尺寸晶片需要拼接曝光，額外工序會佔用昂貴裝置的時間。對晶圓廠來說，技術上能做出來，與同樣時間能交付多少合格晶片，是兩項必須同時解決的任務。
這條新聞的商業份量，不只是又有一家大廠認可新裝置。台積電把問題從採購光刻機，往前推到了共同改造製造條件：如果供應商能減少拼接損失，晶圓廠採用新技術時就有機會少承受一些單位製造成本。裝置商獲得更大的應用空間，客戶則要求技術進步最終體現在交付效率上。
不過，台積電並沒有在今天宣佈用十二英吋光罩開始量產。雙方目標是在2031年前建立大尺寸光罩試產線；相關報導給出的配套裝置具備前沿生產條件的時間，是2033年前。另一項報導所說的2030年採用High-NA曝光系統，屬於裝置採用階段，不能把三個年份壓成同一張量產承諾。
因此，今天可以確認的變化是合作方向和降本路線更加具體。採購數量、裝置成交價和客戶每片晶圓能省多少錢，仍沒有足夠證據。對艾斯摩爾，這增加的是未來應用的可行路徑；對台積電，這保留了在採用先進裝置時繼續最佳化經濟性的空間。
少一次拼接，改變的是昂貴機時的產出
為什麼值得為一張光罩組織產業協作？現有6×6英吋光罩，在High-NA的變形光學系統中對應26×16.5毫米的半視場。視場就是一次曝光能夠覆蓋的範圍。超過這個範圍的大晶片需要拼接，光刻機處理同一片晶圓就要付出額外時間，還要把兩部分圖案精準對齊。
英特爾相關技術進展給出了一個量級：拼接會使所述裝置的吞吐量，從每小時175片晶圓降到約125片。按這組數值計算，損失接近29%；若恢復到前一水平，相對後一水平的提升約為40%。這是曝光環節的理論改善空間，不能直接乘到整座晶圓廠的產能或利潤上。
中間還隔著裝置利用率、其他工序和合格率。只有曝光本身限制產出，減少拼接才會明顯增加可交付數量；如果後續工序跟不上，節省的首先是曝光時間。把這層條件說清，才能理解晶圓廠為何願意投入，也才能避免把一台機器的效率變化誤讀為全廠擴產。
拼接還有另一筆成本。兩塊圖案的銜接限制晶片佈局，並增加套刻風險，也就是不同圖形層或區域對不准的風險。對大尺寸CPU和GPU，額外的對齊要求可能影響良率。減少拼接因而同時涉及機時和合格晶片數量，後者決定前面花出去的製造費用最終由多少可售產品承擔。
英特爾推進的6×12英吋光罩，目標是恢復26×33毫米的單次全視場。更大的曝光範圍沒有改變客戶需要多少計算能力，卻可能改變製造同一顆大晶片所需的流程。隨著人工智慧晶片架構更複雜、預計需要High-NA曝光的層數增加，每層流程裡的時間損失會更值得處理。
這裡也有規模邊界。大晶片越受半視場限制，取消拼接越有直接意義；能夠放進現有視場的設計，不能照搬上述收益。未來的經濟性比較必須落到具體晶片尺寸和曝光層數，而不是給所有先進製程統一套上一個降本百分比。
英特爾已經開機，仍不能替行業算完帳
台積電的路線圖有英特爾的實際使用進展作為參照。英特爾在首台機台組裝完成後不到兩年半，High-NA裝置累計處理超過100萬片300毫米晶圓，2025年二月時這一數量約為3萬片。數量明顯上升，意味著裝置運行經驗已經超出最初安裝驗證階段。
這100萬片包含安裝、驗證、研發及生產晶圓，不能全部視作可銷售產品。更直接的生產證據是，High-NA已在18A製程上通過驗證，並開始用於部分已批次出貨的Panther Lake處理器的特定層。它支援的判斷是技術已經進入實際生產，而不是整顆處理器的所有層都切換到了新裝置。
這也解釋了英特爾為何在使用裝置的同時推進大光罩。先進入生產，可以積累工藝經驗，卻不會自動消除半視場問題。裝置能運行、特定層能通過驗證、整套流程能降低成本，是逐步推進的關係。英特爾領先投入的價值，取決於這些經驗能否繼續改善生產效率和產品良率。
而光罩升級需要的配套遠不止一塊更大的基板。新的光罩基板、直寫機、檢測裝置、防塵薄膜和載具都要跟上，光刻機本身也可能需要改裝。任何一個環節遲到，都可能讓已經準備好的其他裝置等待驗證。台積電董事長魏哲家強調產業協作降低技術門檻，對應的就是這種相互依賴。
這意味著研發支出往往要發生在規模訂單之前。光罩廠需要先做出符合要求的產品，檢測端需要驗證它能否穩定識別缺陷，晶圓廠再把整個流程放到真實生產條件下評價。如果各方採用的尺寸和介面要求不一致，就可能重複開發；統一標準的商業價值，在於減少這種重複投入，而不是憑空創造晶片需求。
對裝置和材料供應商，機會來自重新開發並驗證這些配套產品；對晶圓廠，代價則包括切換成本與等待周期。現階段沒有各類裝置的新增訂單金額，不能把參與意願當成已確認收入。能否通過驗證、何時進入試產線，比名單上多了幾個供應商更有解釋力。
最強的限制也在這裡：艾斯摩爾此前公佈的截至2033年的High-NA路線圖，仍基於6×6英吋光罩加拼接方案。大尺寸方案需要融入既有裝置規劃，行業並未在今天完成統一切換。台積電的參與提高了共同推進的基礎，但無法單憑合作聲明證明改裝成本一定低於節省的機時價值。
三星把降本延伸到記憶體，時間差不能抹掉
三星電子也把High-NA引入DRAM列入計畫。DRAM是在系統執行階段供處理器快速訪問資料的記憶體晶片，公司與艾斯摩爾提出在2028年前推進先進DRAM應用，並加入大尺寸光罩聯盟，參與裝置、光罩研發與標準統一。相比台積電側重邏輯晶片的時間表，記憶體端提供了另一類應用需求。
三星給出的方向，是利用更精細的圖形能力簡化部分多重曝光工序，提高高密度晶片的製造效率。這與大晶片減少拼接有關聯，卻不是完全相同的收益：前者減少形成精細圖案所需的步驟，後者擴大單次曝光覆蓋範圍。評價其成本效果，需要分別知道減少了那些工序、是否改善良率。
2028年的DRAM技術匯入計畫，也不等於台積電2031年的大光罩試產線提前完成。不同公司的節點、產品和配套成熟度存在差異，加入同一聯盟不代表共用一張量產日曆。三星的記憶體計畫可以擴大新技術的應用面，但目前不能據此推斷大尺寸光罩會同步進入各家量產線。
這項遠期降本工作，有一個很現實的價格背景。伯恩斯坦引用八月調研，預計第三季度常規DRAM合約價環比上漲19%，NAND及SSD上漲20%；高盛對同期伺服器DRAM漲幅的預測為13%至18%。它們是價格預期，不是已經結算的統一成交價，但共同反映了買方成本壓力。
產能向伺服器DRAM與HBM傾斜，又讓擴產選擇更複雜。HBM是靠近計算晶片提供高頻寬的堆疊記憶體，相關行業資訊稱HBM4所需晶圓約為普通DRAM的三倍。高價值產品增長會佔用更多晶圓資源，因此單看廠商擴了多少面積，無法直接判斷常規記憶體供給增加多少。
價格上漲到財務回報之間還有匯率這一層。未來資產證券因韓元走強，小幅下調了三星電子與SK海力士營業利潤預期，同時仍上調兩家目標價。以美元取得的收入折算成韓元時會受匯率影響，意味著產品漲價、利潤預測和股價判斷可以同時出現不同方向。對三星的技術投入，記憶體價格是背景，實際可用的經營收益還要結合匯率及避險效果判斷。
短期價格上漲，可以增加廠商投入新工藝的動力；長期單位製造成本下降，則有機會增加同樣資源下的有效供給。這是相隔數年的兩筆帳。三星預計記憶體短缺或持續至2028年，也不能用來保證更遠期的光罩投資回報，未來供需和技術成熟度仍可能走出不同節奏。 (404K)