🔷10級Cascode、40Ω阻抗匹配、分佈式終端協同突破
🔷SiGe Driver + TFLN推動光互連邁入200+ Gbaud時代
這兩年，隨著AI算力持續爆發，資料中心光互連正在從800G、1.6T快速邁向更高速度，而單通道400G也開始成為下一代高速光通訊的重要突破方向。
最近小編看到imec團隊的一項研究很有意思：他們將130nm SiGe BiCMOS高速驅動器與TFLN薄膜鈮酸鋰調製器結合，通過10級分佈式Driver架構，實現了105.7 GHz頻寬和232 Gbaud PAM-4傳輸，單通道速率達到464 Gb/s。
這篇文章，小編就帶大家一起看看，SiGe Driver + TFLN如何突破200+ Gbaud瓶頸，並打開400G/lane高速光互連的新空間。
01. 這份材料真正想說明什麼？
imec聯合根特大學、Keysight等團隊，面向下一代400G/lane及更高速光通訊，開發了一款基於130nm SiGe BiCMOS工藝、專門驅動薄膜鈮酸鋰（TFLN）調製器的超高速線性分佈式驅動器（Distributed Driver），實現105.7 GHz頻寬和232 Gbaud PAM-4（464 Gb/s）傳輸，驗證了“TFLN調製器 + SiGe高速驅動晶片”突破單通道400G的可行性。
02. AI時代推動單通道光互連邁向200+ Gbaud
文章首先指出，雲端運算、即時大語言模型以及高畫質視訊等應用正在持續推高資料中心的光互連頻寬，下一代光發射機需要進入 200 Gbaud以上的符號率，同時還必須兼顧線性度、功耗和訊號完整性。此時，決定鏈路性能的不只是光調製器本身，與其配套的高速Driver同樣成為關鍵瓶頸。
相比傳統矽光調製器，TFLN（Thin-Film Lithium Niobate，薄膜鈮酸鋰）具有低光學損耗、更小的VπL以及更高的高速調製潛力，而且天然支援Single-Ended Push-Pull驅動，可以降低所需的驅動電壓。同時，TFLN已經具備與矽光晶圓進行異質整合的潛力，因此成為下一代超高速光通訊的重要技術方向。
03. 核心突破：130nm SiGe BiCMOS打造105.7GHz高速Driver
為了匹配TFLN高速調製器，團隊採用 130nm SiGe BiCMOS工藝開發了一款單端線性分佈式驅動器。
其工藝電晶體的 fT/fmax達到470/650 GHz，Driver針對約 40Ω特徵阻抗的TFLN Traveling-Wave MZM進行最佳化。整個驅動器採用 10個Cascode Gain Cells（共射-共基級聯增益單元），沿輸入、輸出傳輸線進行分佈式佈局。
最終實現14.5 dB增益 + 105.7 GHz頻寬 + 2.25 Vpp以上輸出擺幅。
也就是說，這篇論文真正解決的問題並不僅僅是“把Driver做得更快”，而是在頻寬、增益、輸出擺幅、線性度和群時延之間尋找平衡。
04. 10級分佈式架構成為實現超寬頻的關鍵
文章的一個重要技術重點，就是為什麼最終採用10個Gain Cells。
研究團隊對1～12個增益單元進行了系統最佳化。隨著Gain Cell數量增加，Driver頻寬持續提高，但到大約 10個單元之後，頻寬提升開始趨於飽和。因此最終選擇10級結構，在增益、頻寬、電晶體尺寸、傳輸線長度以及線性度之間取得最佳折中。
每個Gain Cell採用Cascode結構，並引入較大的 23.5Ω Emitter Degeneration電阻。這種設計可以降低輸入電容、提高Bragg Frequency，同時改善線性度。
值得注意的是，作者沒有採用Capacitive Peaking（電容峰化），目的就是獲得更加平滑的頻率響應以及更低的Group Delay Ripple，從而降低高速PAM-4訊號後端均衡的壓力。
05. 40Ω輸出匹配與Distributed Termination解決高頻反射問題
這篇論文另一個值得關注的地方，是Driver並沒有簡單按照傳統 50Ω系統設計，而是針對TFLN調製器最佳化成 40Ω輸出傳輸線。
作者認為，更寬的TFLN訊號電極以及更小的電極間距，可以降低RF Loss、提升頻寬和電光重疊，但代價是特徵阻抗下降到約40Ω。因此採用40Ω Driver能夠改善功率傳輸效率，同時允許分佈式Driver承載更大的直流電流。
此外，傳統集中式Termination會產生較大的寄生電容，限制高頻性能。團隊因此設計了Distributed Output Termination（分佈式輸出終端），利用6個分散佈置的多晶矽電阻，將寄生電容吸收到傳輸線結構之中，從而改善高頻阻抗並降低反射。
這項設計的重點之一：相比Lumped Termination，Distributed Termination在高頻下可以保持更好的阻抗特性。
06. 實測105.7GHz頻寬，群時延控制在±5.7ps
晶片製造完成後，團隊進行了最高110 GHz的VNA測試。
最終實測結果達到：
低頻增益：14.5 dB
3-dB頻寬：105.7 GHz
S11：全頻段低於−14 dB
S22：51 GHz以內低於−10 dB
Group Delay Variation：±5.7 ps
同時在1 GHz、30 GHz和50 GHz條件下，輸出1-dB壓縮點分別達到 12.2、13.1和12.0 dBm，對應約 2.25～2.56 Vpp輸出擺幅。
這裡的意義在於：它不僅擁有100GHz以上頻寬，同時還能保持較低的群時延波動和較高輸出擺幅，這對於200+ Gbaud PAM-4非常重要。
07. 232 Gbaud PAM-4跑通，實現464 Gb/s單通道速率
文章最重要的實驗結果出現在Time-Domain測試。
研究團隊使用Keysight M8199B AWG與M8159A FDIU組成高速測試平台，等效採樣率達到 512 GSa/s、可用頻寬超過120 GHz，再配合FFE均衡處理進行PAM-4測試。
最終獲得了最高232 Gbaud PAM-4 = 464 Gb/s Gross Data Rate，並且在232 Gbaud下仍然能夠獲得打開的Eye Diagram。
尤其直觀地展示了 212.5、224、232以及240 Gbaud下的眼圖，其中論文認定可正常工作的最高水平為232 Gbaud。
這意味著該架構已經跨過了下一代光通訊非常關鍵的400 Gb/s per Lane門檻。作者也明確指出，該結果能夠滿足下一代光通訊所要求的400 Gbps/lane。
08. 核心意義：SiGe Driver + TFLN正在形成400G/lane高速光互連新路線
從全文來看，這項研究真正的價值不是單獨刷新一個Driver頻寬數字，而是驗證了一套面向下一代高速光互連的技術組合：
130nm SiGe BiCMOS高速Driver
↓
105.7 GHz模擬頻寬
↓
40Ω Single-Ended Push-Pull驅動
↓
TFLN Traveling-Wave MZM
↓
200+ Gbaud PAM-4
↓
464 Gb/s單通道傳輸
與其他先進Distributed Driver相比，該設計尤其強調 DC-Coupled。一些AC-Coupled SiGe或InGaAs方案雖然能夠獲得更高Gain-Bandwidth Product，但高通特性容易導致PAM-4訊號出現明顯的Baseline Wander；本文則通過DC耦合設計避免這一問題。
最終，該Driver在464 Gb/s條件下實現約 361 fJ/bit能效，作者認為其在已報導的DC-Coupled Driver中實現了最高GBP，同時保持較好的功耗效率。
🏁 小編總結
imec團隊利用130nm SiGe BiCMOS打造了一顆105.7 GHz超寬頻TFLN線性分佈式驅動晶片，通過10級Cascode分佈式架構、40Ω阻抗匹配、低群時延和DC耦合設計，最終跑通232 Gbaud PAM-4、實現464 Gb/s單通道速率，為下一代400G/lane乃至更高速TFLN光互連提供了關鍵Driver技術基礎。 (芯聯匯)