10月5日，華為宣佈與美國晶片巨頭高通達成一項為期多年的廣泛專利許可協議，涵蓋雙方在5G、計算、人工智慧和網路等多個技術領域的專利組合交叉許可，同時高通將收購華為在美國的部分計算、人工智慧、網路及其他技術領域的專利。
令人有些意外的是，根據彭博社等外媒進一步披露，這不僅是華為與高通達成的首份涵蓋5G技術的專利許可協議，同時根據雙方協議，高通還將首次向華為付費以獲取其專利，尤其是華為邏輯摺疊（LogicFolding）晶片技術背後的專利。
“邏輯摺疊”以及韜定律，是華為在晶片突圍中找到的另一條道路。它提出以“時間（τ）縮微”替代“幾何縮微”，作為半導體與電子系統演進的新指導原則，不再執著於把電晶體做得更小，而是通過“邏輯摺疊”等創新技術，持續壓縮訊號在系統中的傳播時延，同時不斷提升電晶體的有效密度，從而維持半導體與電子系統的持續演進。
彭博社在報導中指出，邏輯摺疊能幫助華為縮小與台積電等行業領導者之間的差距，該方案著重於提升資料傳輸速度，以彌補中國無法獲得ASML極紫外光刻機的不足。
剛剛搭載於華為Mate90 Pro Max手機上的麒麟9050 Pro，是全球首款採用邏輯摺疊技術的“韜定律”SoC晶片。
據華為常務董事、產品投資評審委員會主任、終端BG董事長余承東介紹，麒麟9050 Pro搭載的靈犀CPU採用9核16線程，多核性能提升超23%；馬良GPU渲染性能提升40%以上；達文西架構的NPU性能提升140%；第10代ISP處理拍照和視訊的能力大幅提升；巴龍基帶提供可提供超越5.5G的通訊性能。
“邏輯摺疊三維架構突破了尺寸限制，高密度垂直互聯通道，讓訊號直連直達。訊號傳輸的鍵合數量高達500萬。訊號傳輸間隔數量是500萬，但是它的連線超過5000萬。這種傳輸的頻寬高達125TB每秒。我們將傳輸時間微縮，性能大幅提升，關鍵路徑時延下降30%以上。”余承東在發佈會上說道。
國外關注華為的媒體指出，華為確實在半導體設計技術領域開闢了一條新的道路。隨著華為在晶片製造領域的進步，高通現在正努力獲取這家中國公司在3D晶片堆疊方面不斷增長的專利組合。此舉最終將有助於華為拓展其在海外市場的AI業務。
事實上，觀察者網此前也曾報導過，韜定律並不是華為自己的獨角戲。推進韜定律的持續演進和落地，這條路上還有非常多的挑戰。華為半導體業務負責人何庭波也在論文中寫道，“大量開放問題，無單一組織可獨立解決——工具鏈、標準、基準、器件物理、經濟模型均需跨界協作。本文既是一線實踐報告，也是產業邀請。”
從這個角度來看，華為向高通授權邏輯摺疊專利也具有合理性。外媒稱，與高通達成的這項新的多年交叉許可專利協議對華為來說無疑是一項重大勝利，因為華為一直在尋求在全球範圍內拓展其人工智慧和5G技術解決方案。
根據彭博社報導，華為與高通此次達成的協議，還包括近封裝和共封裝光器件及網路相關的技術。而觀察者網在近期的華為全聯接大會2026上獲悉，華為研發了新一代NPO（近封裝光學）光互聯產品Hi-ONE，即將規模量產。這是業界首個量產的NPO產品，是行業目前最大傳輸能力的NPO產品，總容量達到7.2T，也是唯一實現內建光源的NPO產品。
此次達成的協議，是第一份華為與高通簽訂的5G專利許可協議，也是歷年來第一份與高通簽訂的收入轉正協議。華為方面表示，華為目前已與美國、歐洲、日韓等主要ICT廠家簽署了270余份專利許可協議。此次簽約後，華為獲取的專利許可協議總額超過69億美元。
華為於2001年首次向高通支付專利許可費，並於2011年首次從摩托羅拉獲得專利許可收入。此次與高通達成協議之前，華為曾於今年8月宣佈與惠普公司達成一項專利許可協議。自2021年以來，華為智慧財產權許可業務已實現正向收入。 (大橘財經)