上個月，美光科技公佈了未來幾年的DRAM和NAND快閃記憶體發展路線圖，透露了其計畫採用晶圓鍵合技術、新型材料以縮小NAND快閃記憶體單元尺寸、高數值孔徑EUV光刻技術，並詳細介紹了其向3D DRAM邁進的步伐。
或許美光此次計畫中最引人注目的部分在於，隨著人工智慧開發者對針對其獨特處理器架構和特定工作負載最佳化的記憶體和記憶體解決方案的需求日益增長，該公司計畫擴展其定製DRAM和NAND產品組合。
“DRAM 目前已接近原子級極限：儘管我們對未來幾個平面節點充滿信心，但我們非常注重確保在成本和性能方面達到最佳時機推出 3D DRAM，”美光科技總裁兼首席技術和產品官 Scott DeBoer 在本月初的公司活動上表示。“對於 3D NAND，我們真正關注的是利用新材料提高單元結構的密度，並繼續致力於未來的 XYZ 擴展。”
DRAM：4F2單元被淘汰
出人意料的是，美光決定放棄生產採用 4F² 記憶體單元的 DRAM ，這與 CXMT、三星和 SK 海力士等競爭對手的做法截然不同。美光表示，目前技術發展已無法找到可行的擴展路徑。取而代之的是，美光未來幾年的發展路線圖包括晶圓鍵合、高數值孔徑 EUV 光刻、新材料以及最終的3D DRAM。該公司計畫於 2027 年下半年開始量產其下一代 1δ 記憶體器，而後續的 1ε、ζÅ 和 ηÅ 技術也處於不同的研發階段。與此同時，美光正在開發兩代 3D DRAM，它們最終有望取代傳統的平面記憶體器。
美光目前已投入量產的1γ（1-gamma）DRAM工藝技術是該公司首個採用EUV光刻技術的DRAM節點。此前，美光一直採用DUV光刻技術的多重曝光工藝，並與依賴EUV光刻技術製造關鍵層的三星和SK海力士保持競爭力。
美光科技的下一代 1δ（1-delta）製造工藝目前正處於良率提升階段，計畫於 2027 年下半年投入量產。該公司預計，與 1γ 工藝相比，該技術將使位密度提高 20% 左右，同時，先進的高介電常數金屬柵極 (HKMG) CMOS、新材料、埃級工藝控制和裝置智能化將提高性能、能效，並最終提高良率和降低成本。
美光計畫在美國生產1δ DRAM，並將該技術應用於下一代DDR、LPDDR、圖形記憶體、HBM5、垂直HBM (vHBM) 和垂直邊緣推理記憶體 (vEIM) 產品。同時，為了生產HBM5、vHBM5和vEIM產品，該工藝節點還將支援矽通孔 (TSV) 等附加功能，以提升散熱性能。
後續的 1ε（1-epsilon）工藝將採用晶圓鍵合技術，使美光能夠在不同的晶圓上製造不同的結構，然後將它們鍵合在一起。這種方法可以提高記憶體器設計和製造的靈活性，但美光尚未公佈其晶圓鍵合的具體實施計畫，包括將鍵合那些結構，以及該技術在密度、性能和功耗方面將帶來那些改進。該工藝目前仍在開發中，尚未公佈量產計畫。
美光的ζÅ（zeta-angstrom）生產節點目前仍處於早期研發階段，它將把高數值孔徑（High-NA）EUV光刻技術引入記憶體器製造領域，從而進一步縮小關鍵尺寸。該公司尚未透露需要高數值孔徑光刻技術的層數、預期密度提升幅度以及該技術何時投入量產。然而，顯而易見的是，該節點至少要到2030年才能問世，比三星和SK海力士在其DRAM晶圓廠採用高數值孔徑EUV技術（計畫於2028年）晚了數年。
ηÅ（埃）工藝是美光公司已公開的平面DRAM路線圖中最遙遠的一代，目前仍處於探索階段。在美光將高數值孔徑EUV光刻技術引入DRAM生產流程後，該公司計畫嘗試其他微縮技術。儘管美光提到了新材料，但並未具體說明這些材料，也沒有解釋它們將如何影響器件結構。這些新材料可能包括新型光刻膠、沉積前驅體、介電材料或導電材料，它們將使美光能夠製造更小的電晶體和電容器，並最終提高DRAM單元密度。
3D1 和 3D2：
向 3D DRAM 的過渡即將到來
在傳統DRAM研發的同時，美光科技也在開發兩代3D DRAM，目前分別稱為3D1和3D2。與主要依靠更小的記憶體單元來提高位密度的平面DRAM不同，3D DRAM利用垂直維度在給定面積內容納更多記憶體單元。美光計畫在3D DRAM的製造成本和性能方面達到與傳統DRAM相當的水平時推出這項技術。該公司尚未公佈其架構、層數或目標密度。
總之，美光的路線圖重點是繼續開發基於 6F² 單元的 DRAM，這與 CXMT、三星和 SK 海力士的計畫不同。
事實上，雖然美光已經概述了其到 2030 年的未來記憶體架構，但其 DRAM 製造路線圖僅為 1δ 工藝提供了明確的生產窗口，該工藝計畫於 2027 年下半年進入大規模生產階段。該公司尚未披露後續平面 DRAM 節點或任何一代 3D DRAM 的生產日期。
定製化HBM和垂直記憶體架構
除了傳統的DRAM之外，美光計畫將其未來的製造技術應用於HBM4E、HBM5、HBM5E以及新型垂直整合記憶體架構。首先，該公司將提供HBM4E標準版和定製版HBM產品，隨後將推出定製版HBM5E、vHBM和vEIM（垂直邊緣推理記憶體）。所有這些都將標誌著定製記憶體產品在量產產品中的重新崛起。
定製化HBM4E (cHBM4E) 將使美光的客戶能夠縮小記憶體I/O寬度，和/或將額外的邏輯整合到記憶體的基片中，從而釋放寶貴的晶片空間用於計算，並針對特定的AI加速器最佳化性能和功耗。美光總裁兼首席技術和產品官Scott DeBoer表示，其中一些功能原本位於ASIC晶片本身，因此將它們移至更靠近記憶體的位置應該可以提高整體系統效率。
DeBoer表示：“當我們共同設計基礎晶片時，通常情況下，為了使基礎晶片更靠近記憶體，一些原本應該放在GPU電路中的邏輯元件會被解除安裝到基礎晶片上。在垂直HBM的發展階段，將更合理的功能轉移到基礎晶片上仍然是現實。”
為了支援這些功能，美光計畫在標準和定製HBM產品的基片上採用先進的代工工藝技術，但尚未透露具體的工藝節點。對於定製設計，公司將選擇滿足客戶需求且最具成本效益的工藝。例如，美光預計HBM4E需要更先進的CMOS技術才能達到其性能和功耗目標。
未來，美光計畫推出垂直HBM（vHBM）技術，該技術將記憶體直接堆疊在ASIC和CPU之上，而非像傳統HBM那樣通過中間層與它們並排放置。這種架構有望顯著提高頻寬，這得益於密集的垂直連接（以及相鄰放置帶來的顯著降低的延遲），但同時也帶來了與供電和散熱相關的巨大挑戰。為了應對這些挑戰，美光計畫採用混合鍵合技術實現高級互連，並整合散熱器和熱感知設計。值得注意的是，該公司預計在某些設計中，傳統的HBM和vHBM將共存，其中vHBM提供最大頻寬，而傳統的HBM則滿足容量需求。
另一項正在研發的技術是垂直邊緣推理記憶體器（vEIM），它與HBM共享許多封裝和整合技術，但其目標應用更注重能效而非最大頻寬。美光的第一代vEIM旨在提供與HBM4類似的2TB/s頻寬，同時將每位元資料傳輸的能耗控制在1皮焦耳以下。
這兩種架構都需要與客戶緊密合作，針對特定應用最佳化記憶體、邏輯、封裝和散熱特性，因此美光需要與客戶攜手合作，才能確保vHBM和vEIM的成功。值得注意的是，美光針對客戶的特定開發工作不僅限於HBM和EIM。
例如，該公司正與 Meta 合作，最佳化 LPDDR6 在資料中心應用方面的性能，主要包括可靠性、可維護性和可用性。美光預計 LPDDR6 的功耗將比 LPDDR5 降低約 35%，這對於高密度記憶體部署至關重要。此外，該公司還計畫與主要客戶合作開發 DDR6（其頻寬目標是 DDR5 的兩倍），以便更好地瞭解並最終滿足他們的需求。
談到客戶合作，德博爾強調，美光現在從產品定義的最初階段就開始與客戶合作，貫穿聯合設計、開發、驗證和批次生產的各個環節。這位高管表示，這種方式與公司以往的客戶合作模式截然不同。
“在我們所有的人工智慧協同創新項目中，我們正在共同構想、共同設計、共同開發、共同驗證，然後大規模交付，”德博爾說。“這個機會確實獨一無二。它與我們三四年前與客戶的互動方式截然不同。”
先進CMOS：性能提升超過10倍
除了縮小DRAM單元尺寸和開發垂直記憶體器架構外，美光科技還在開發用於外圍電路的先進CMOS技術。該公司的路線圖包括幾代採用高介電常數金屬柵極電晶體的DRAM CMOS邏輯電路，以及第一代和第二代3D CMOS技術。
美光預計，這些技術進步將在 2020 年至 2030 年間將其 CMOS 邏輯性能提高 10 倍以上，這將有助於該公司滿足面向人工智慧的記憶體產品日益增長的頻寬和功耗需求。
3D NAND：從400 層 3D NAND
到面向 AI 的 NAND
雖然美光此次活動主要聚焦於DRAM的未來，但該公司也分享了一些關於其即將推出的NAND創新技術的細節，其中包括400層的第11代3D NAND、後G11 3D NAND以及面向人工智慧的NAND記憶體器，這些記憶體器要麼提供高頻寬，要麼提供高IOPS。
美光科技的下一代G11（N170）3D NAND技術與其目前的G9（N160）工藝相比有了顯著的改進。該公司計畫將有源記憶體層數量從276層增加到400層以上，引入晶圓級鍵合技術，並採用業界領先的記憶體單元間距。
這些改進有望使 G11 3D NAND 的位密度比 G9 3D NAND 翻倍，3D TLC 器件的位密度可能從 21 Gb/mm² 提高到42 Gb/mm² ，一旦該技術達到成熟的良率，這將大幅降低每位元的製造成本。
除了更高的記憶體密度外，G11 的目標 I/O 速度比 G9 提升 50%，這意味著其潛在傳輸速率約為 5400 MT/s。此外，美光預計每位元資料傳輸能耗將降低 25% 以上，這對於需要處理海量資料的大容量固態硬碟和人工智慧記憶體系統而言，是一項重要的改進。
G11最重要的變化之一是採用了晶圓級鍵合技術，這項技術使美光能夠在另一片晶圓上製造記憶體陣列、外圍電路和I/O電路，然後將它們鍵合在一起。中國製造商長江記憶體（YMTC）已經使用這種方法最大限度地提高了記憶體容量和性能，因此美光和其他記憶體器製造商也採用這項技術也就不足為奇了。
美光預計將於 2027 年下半年開始量產 G11 3D NAND。
超越 G11 的 3D NAND：
新型材料和進一步的 XYZ 尺寸縮放
美光計畫通過結合新型材料、更高密度的記憶體單元架構以及更節能的器件和資料通路，持續改進第11代及以後的3D NAND快閃記憶體技術。具體而言，美光正在研究能夠改善未來記憶體器件電學特性的高遷移率材料，以及旨在超越增加有源層所能實現的記憶體密度提升的超高密度單元架構。
與此同時，更節能的電路和資料路徑應該有助於抵消與更高 NAND 容量和更快介面相關的不斷增長的功耗。
“除了G11之外，我們還有一個強有力的路線圖，今天不會詳細介紹，但重點在於利用新材料提高電池結構的密度，並繼續專注於XYZ擴展，”DeBoer說道。“目前的行業發展方向和美光的發展方向都是通過增加層數和縮小電池尺寸來實現擴展。”
該公司尚未透露計畫引入那些新材料，也未解釋這些材料將如何影響記憶體單元結構。此外，該公司也未提供G11之後NAND快閃記憶體的量化密度、性能或功耗目標。
面向人工智慧的NAND快閃記憶體：
更高的IOPS和頻寬
儘管美光尚未準備好分享其 G12 或 G13 3D NAND 世代的詳細資訊，但該公司透露，它正在為 AI 應用開發兩種專用的 NAND 架構。
第一種架構——高IOPS AI NAND——專注於最大化隨機I/O性能，並採用基於SLC的小模組設計來加速向量搜尋、圖分析和AI上下文管理等工作負載。美光預計，根據配置的不同，該產品能夠提供約2500萬至1億IOPS的性能，並計畫在未來幾年內將基於此架構的產品推向市場。
第二種架構——高頻寬AI NAND——優先考慮頻寬而非隨機I/O性能。美光正在研究通過TSV連接的垂直堆疊式NAND器件，並配備靠近AI加速器的邏輯基片，因此從很多方面來看，這一概念類似於閃迪的HBF架構。然而，美光認為簡單地將NAND堆疊與AI加速器並排放置在中間層上並不能帶來足夠的優勢。相反，該公司正在探索其他整合方案，這些方案使NAND更靠近計算資源，但又不佔用AI加速器的寶貴邊緣（邊界或邊緣）。
“高頻寬AI NAND快閃記憶體成本更高，必須與客戶合作實施，以確保他們能夠達到預期目標和成本目標，從而提升產品價值，”DeBoer說道。“我們正在利用TSV堆疊技術，在邏輯基片上整合NAND快閃記憶體，使記憶體器更靠近加速器。我們認為將其放置在GPU邊緣並不可取。相反，我們希望將其放置在更靠近計算單元的位置，以充分利用這種高性能NAND快閃記憶體。”
這些專為人工智慧設計的 NAND 架構將與美光傳統的 SSD 路線圖形成互補，該路線圖包括在可預見的未來推出容量高達 512 TB 的硬碟的計畫。(半導體行業觀察)